基于FPGA的DCS数据转发系统设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 1 绪论 | 第8-13页 |
| ·DCS 集散控制系统 | 第8-10页 |
| ·课题来源及研究意义 | 第10-11页 |
| ·课题来源 | 第10-11页 |
| ·研究意义 | 第11页 |
| ·论文研究内容和组织结构 | 第11-13页 |
| ·论文研究内容 | 第11-12页 |
| ·论文组织结构 | 第12-13页 |
| 2 论文相关技术概述 | 第13-24页 |
| ·引言 | 第13页 |
| ·FPGA 概述 | 第13-19页 |
| ·FPGA 基本结构 | 第13-16页 |
| ·FPGA 器件的优点 | 第16页 |
| ·FPGA 设计流程 | 第16-18页 |
| ·Verilog HDL 描述语言 | 第18-19页 |
| ·USB 概述 | 第19-21页 |
| ·RS485 概述 | 第21-22页 |
| ·小结 | 第22-24页 |
| 3 FPGA 数据转存系统电路设计 | 第24-38页 |
| ·引言 | 第24页 |
| ·FPGA 数据存储系统架构 | 第24-25页 |
| ·FPGA 配置电路设计 | 第25-29页 |
| ·FPGA 选型 | 第25-27页 |
| ·FPGA 管脚设计 | 第27-28页 |
| ·FPGA 下载配置与调试接口电路设计 | 第28-29页 |
| ·USB 接口电路设计 | 第29-33页 |
| ·USB 选型 | 第29-31页 |
| ·端点缓冲配置 | 第31-32页 |
| ·接口电路设计 | 第32-33页 |
| ·RS485 接口电路设计 | 第33-35页 |
| ·RS485 选型 | 第33-34页 |
| ·接口电路设计 | 第34-35页 |
| ·电源转换电路设计 | 第35-36页 |
| ·小结 | 第36-38页 |
| 4 FPGA 数据转存系统程序设计 | 第38-58页 |
| ·引言 | 第38页 |
| ·FPGA 与 USB 接口模块设计 | 第38-43页 |
| ·FPGA 与 USB 连接框图 | 第38-40页 |
| ·从属 FIFO 模式下同步“写”操作 | 第40-42页 |
| ·从属 FIFO 模式下同步“读”操作 | 第42-43页 |
| ·FPGA 与 RS485 接口模块设计 | 第43-50页 |
| ·FPGA 与 RS485 连接框图 | 第43-44页 |
| ·波特率发生器 | 第44-46页 |
| ·FPGA 中发送控制模块 | 第46-48页 |
| ·FPGA 中接收控制模块 | 第48-50页 |
| ·FPGA 转存系统双端口 RAM 设计 | 第50-55页 |
| ·竞争现象处理 | 第51页 |
| ·双端口 RAM 设计 | 第51-55页 |
| ·FPGA 转存系统通讯协议设计 | 第55-57页 |
| ·USB 通信协议设计 | 第55-56页 |
| ·RS485 通信协议设计 | 第56-57页 |
| ·小结 | 第57-58页 |
| 5 结论及展望 | 第58-59页 |
| ·结论 | 第58页 |
| ·后续工作展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
