面向网络处理器的非抢占式硬件多线程技术研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 引言 | 第9-13页 |
| ·网络处理器概述 | 第9-10页 |
| ·硬件多线程技术的发展 | 第10-11页 |
| ·论文的主要工作及安排 | 第11-13页 |
| 第二章 网络处理器体系结构 | 第13-27页 |
| ·网络处理器的典型结构 | 第13-17页 |
| ·加强型RISC 处理器 | 第13-15页 |
| ·用同构处理器组成流水线 | 第15-16页 |
| ·大规模的和多样性的处理器 | 第16-17页 |
| ·XDNP 网络处理器体系结构 | 第17-20页 |
| ·可编程数据处理单元结构 | 第20-23页 |
| ·数据通道处理单元的硬件多线程技术 | 第23-24页 |
| ·本论文实现的硬件多线程的特点 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 硬件多线程的线程切换解决方案 | 第27-59页 |
| ·硬件线程切换模块的总体设计 | 第27-28页 |
| ·硬件线程切换的现场保护机制 | 第28-38页 |
| ·线程状态的保持 | 第28-34页 |
| ·线程数据的保持 | 第34-38页 |
| ·事件信号的设计 | 第38-41页 |
| ·事件信号分类 | 第38-40页 |
| ·事件信号格式 | 第40-41页 |
| ·主动式的线程切换 | 第41-44页 |
| ·硬件线程的状态转换关系 | 第41-42页 |
| ·主动式线程切换原理 | 第42-44页 |
| ·基于事件信号的线程唤醒机制 | 第44-46页 |
| ·线程切换的仲裁策略与算法实现 | 第46-50页 |
| ·线程切换的仲裁策略 | 第46-48页 |
| ·线程仲裁的算法实现 | 第48-50页 |
| ·硬件多线程切换模块的设计实现 | 第50-56页 |
| ·如何在RISC 流水线上进行集成 | 第50-54页 |
| ·零开销线程切换的实现 | 第54-56页 |
| ·本章小结 | 第56-59页 |
| 第四章 仿真验证和性能分析 | 第59-71页 |
| ·基于FPGA 仿真验证技术简介 | 第59-63页 |
| ·仿真与验证技术概述 | 第59-60页 |
| ·FPGA 仿真验证流程 | 第60-63页 |
| ·硬件多线程技术的FPGA 验证 | 第63-68页 |
| ·验证平台的搭建 | 第63页 |
| ·IP 的替换 | 第63-64页 |
| ·可编程数据处理单元初始化配置 | 第64页 |
| ·测试向量的加载 | 第64-65页 |
| ·多线程技术的验证 | 第65-68页 |
| ·验证结果与性能分析 | 第68-69页 |
| ·本章小结 | 第69-71页 |
| 第五章 结束语 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 研究成果 | 第79-80页 |
