| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-17页 |
| ·课题研究背景 | 第9-12页 |
| ·网络处理器发展简介 | 第9-10页 |
| ·网络处理器的组成 | 第10-11页 |
| ·网络处理器的特点 | 第11-12页 |
| ·网络处理器的应用 | 第12页 |
| ·课题研究意义及贡献 | 第12-14页 |
| ·论文章节结构 | 第14-17页 |
| 第二章 网络处理器的存储技术 | 第17-25页 |
| ·网络处理器中层次化存储结构 | 第17-19页 |
| ·存储系统原理概述 | 第17-18页 |
| ·网络处理器的存储结构 | 第18-19页 |
| ·SRAM 单元结构及工作原理 | 第19-23页 |
| ·SRAM 基本结构 | 第19-20页 |
| ·同步SRAM 工作原理 | 第20-23页 |
| ·多核SoC 中SRAM 控制器设计的关键技术 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 多核共享SRAM 控制器的设计实现 | 第25-43页 |
| ·SRAM 控制器功能概述 | 第25-28页 |
| ·SRAM 指令详解 | 第25-26页 |
| ·StrongARM 核地址映射 | 第26-27页 |
| ·PE 指令解析 | 第27-28页 |
| ·多核共享SRAM 控制器整体结构设计 | 第28-31页 |
| ·实现缓存分配的硬件机制——Push/Pop 寄存器 | 第29-30页 |
| ·实现线程互斥的硬件机制——Lock CAM | 第30-31页 |
| ·多处理器SoC 中共享SRAM 存储的仲裁器设计 | 第31-40页 |
| ·常见仲裁算法 | 第31-34页 |
| ·多核共享SRAM 存储的仲裁策略 | 第34-37页 |
| ·仲裁器状态机设计 | 第37-40页 |
| ·基于FIFO 的指令存储队列 | 第40-42页 |
| ·同步FIFO 设计及应用 | 第40-41页 |
| ·指令存储队列选择机制 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 多核共享SRAM 存储总线优化 | 第43-49页 |
| ·存储总线优化分析 | 第43-44页 |
| ·指令预取及预译码的实现 | 第44-45页 |
| ·接口模块的改进设计 | 第45-47页 |
| ·乒乓缓存结构原理 | 第45-46页 |
| ·基于乒乓结构的接口改进 | 第46-47页 |
| ·本章小结 | 第47-49页 |
| 第五章 功能验证与分析 | 第49-63页 |
| ·功能验证策略 | 第49-50页 |
| ·软件仿真与FPGA 板级验证 | 第49-50页 |
| ·黑盒验证与白盒验证 | 第50页 |
| ·子模块验证与父模块验证 | 第50页 |
| ·基于Modelsim 的仿真验证 | 第50-59页 |
| ·初始化配置 | 第50-51页 |
| ·SRAM 指令功能验证 | 第51-54页 |
| ·仲裁策略验证 | 第54-56页 |
| ·指令预取及预译码验证 | 第56-57页 |
| ·回压信号机制验证 | 第57-58页 |
| ·分组读/写操作验证及结果分析 | 第58-59页 |
| ·Xilinx ISE 综合及FPGA 板级测试 | 第59-61页 |
| ·本章小结 | 第61-63页 |
| 第六章 结束语 | 第63-65页 |
| ·总结 | 第63页 |
| ·技术展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 研究成果 | 第71-72页 |