| 摘要 | 第1-3页 |
| ABSTRACT | 第3-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题背景 | 第9-10页 |
| ·国内外对片内CACHE 的研究现状 | 第10-13页 |
| ·课题的主要研究工作 | 第13-15页 |
| 第二章 CACHE 的设计要求 | 第15-20页 |
| ·CACHE 的工作原理 | 第15-17页 |
| ·CACHE 的分类 | 第17-18页 |
| ·CACHE 的设计要求 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 CACHE 的后端设计方法研究 | 第20-55页 |
| ·电路设计 | 第20-36页 |
| ·版图设计 | 第36-45页 |
| ·可测性设计 | 第45-54页 |
| ·本章小结 | 第54-55页 |
| 第四章 一款高性能微处理器中二级CACHE 的后端设计 | 第55-80页 |
| ·设计目标 | 第55-57页 |
| ·读写电路设计 | 第57-62页 |
| ·布局布线规划 | 第62-64页 |
| ·时钟设计 | 第64-67页 |
| ·可测性设计 | 第67-72页 |
| ·时序验证方法 | 第72-76页 |
| ·可靠性分析方法 | 第76-79页 |
| ·本章小结 | 第79-80页 |
| 结束语 | 第80-81页 |
| 参考文献 | 第81-82页 |
| 致谢 | 第82-83页 |
| 攻读学位论文期间发表的论文 | 第83-84页 |