基于FPGA的网络存储系统的研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-13页 |
| ·选题背景 | 第8页 |
| ·数据存储技术发展动态 | 第8-10页 |
| ·存储介质 | 第8-9页 |
| ·存储控制 | 第9-10页 |
| ·硬件接口 | 第10页 |
| ·论文研究的目的与意义 | 第10-11页 |
| ·论文研究内容 | 第11-13页 |
| 2 系统方案 | 第13-18页 |
| ·系统层次划分 | 第13-14页 |
| ·系统框图 | 第14-16页 |
| ·系统开发流程 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 3 系统设计遵循的协议/标准 | 第18-31页 |
| ·ATA协议分析 | 第18-23页 |
| ·ATA协议发展史 | 第18页 |
| ·IDE接口 | 第18-19页 |
| ·ATA接口信号 | 第19-20页 |
| ·ATA接口寄存器 | 第20-23页 |
| ·SOC技术 | 第23-24页 |
| ·片上总线 | 第23-24页 |
| ·IP核 | 第24页 |
| ·Avalon总线 | 第24-26页 |
| ·Avalon总线概述 | 第24-25页 |
| ·Avalon总线应用的局限性 | 第25-26页 |
| ·wishbone总线 | 第26-30页 |
| ·wishbone总线设计思想 | 第26页 |
| ·wishbone接口信号 | 第26-28页 |
| ·wishbone典型操作 | 第28-29页 |
| ·选择wishbone总线原因 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 4 Nios系统硬件部分实现 | 第31-58页 |
| ·硬件开发环境 | 第31-35页 |
| ·Stratix FPGA优势 | 第31-33页 |
| ·Nios处理器简介 | 第33-34页 |
| ·Quartus Ⅱ特性 | 第34页 |
| ·Verilog HDL设计方法 | 第34-35页 |
| ·PIO模式实现 | 第35-41页 |
| ·PIO时序分析 | 第35-37页 |
| ·PIO控制器各模块FPGA设计 | 第37-41页 |
| ·DMA模式实现 | 第41-49页 |
| ·DMA时序分析 | 第41-44页 |
| ·DMA控制器各模块FPGA设计 | 第44-49页 |
| ·wishbone从机模块实现 | 第49-54页 |
| ·wishbone从机模块的FPGA设计 | 第49-51页 |
| ·信号清单 | 第51-54页 |
| ·系统顶层文件 | 第54-57页 |
| ·RTL图 | 第54-55页 |
| ·顶层图 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 5 Nios系统软件部分实现 | 第58-65页 |
| ·软件开发环境 | 第58页 |
| ·软件实现 | 第58-64页 |
| ·系统上电复位 | 第58-59页 |
| ·PIO读写操作流程 | 第59-62页 |
| ·DMA传输流程 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 6 调试验证 | 第65-73页 |
| ·系统调试环境 | 第65-67页 |
| ·实验用FPGA开发板 | 第66页 |
| ·硬盘寻址方式 | 第66-67页 |
| ·试验硬盘参数 | 第67页 |
| ·SignalTap逻辑分析仪 | 第67页 |
| ·调试结果 | 第67-72页 |
| ·硬盘识别测试 | 第68-70页 |
| ·扇区读写操作 | 第70-72页 |
| ·调试小结 | 第72页 |
| ·本章小结 | 第72-73页 |
| 结束语 | 第73-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
