| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·研究背景及其意义 | 第7页 |
| ·国际国内研究状况和进展 | 第7-8页 |
| ·论文内容安排 | 第8-9页 |
| 第二章 流水线ADC的基础理论和整体实现方案 | 第9-25页 |
| ·模数转换器的性能参数 | 第9-13页 |
| ·分辨率（Resolution） | 第10页 |
| ·转换时间和转换速率(Slewing time and Slewing rate) | 第10页 |
| ·非线性误差（Nonlinear Error） | 第10-11页 |
| ·信噪比SNR（Signal to Noise Ratio） | 第11-12页 |
| ·无杂散动态范围SFDR(Spurious Free Dynamic Range) | 第12页 |
| ·信噪失真比SNDR(Signal to Noise and Distortion Ratio) | 第12页 |
| ·有效位数ENOB(Effective Number of Bits) | 第12-13页 |
| ·流水线ADC的结构和工作原理 | 第13-14页 |
| ·流水线AD的误差来源 | 第14-18页 |
| ·热噪声误差 | 第15页 |
| ·电荷注入和时钟馈通 | 第15-17页 |
| ·比较器和运放失调 | 第17-18页 |
| ·流水线级数与分辨率的优化 | 第18-22页 |
| ·降低功耗的设计方法 | 第22-23页 |
| ·逐级缩小技术 | 第22页 |
| ·运放共享技术 | 第22-23页 |
| ·小结 | 第23-25页 |
| 第三章 电路分析与设计 | 第25-59页 |
| ·采样保持电路 | 第25-32页 |
| ·底极板采样技术 | 第25-26页 |
| ·采样保持电路的结构 | 第26-28页 |
| ·采样保持电路电容大小的设计 | 第28-29页 |
| ·采样电路开关的选择与设计 | 第29-32页 |
| ·运放的选择和设计 | 第32-41页 |
| ·运放性能的估算 | 第32-34页 |
| ·增益增强型运放的原理和设计 | 第34-41页 |
| ·采样保持电路的仿真 | 第41页 |
| ·子转换级电路的设计 | 第41-52页 |
| ·Sub ADC的分析和设计 | 第42-44页 |
| ·比较器的分析与设计 | 第44-48页 |
| ·Sub DAC的分析和设计 | 第48-49页 |
| ·两倍级间增益电路的分析与设计 | 第49-52页 |
| ·数字电路的设计 | 第52-56页 |
| ·时钟产生电路的设计 | 第52-54页 |
| ·数字校正电路的分析与设计 | 第54-56页 |
| ·辅助电路的设计 | 第56-58页 |
| ·偏置电流 | 第56页 |
| ·参考电压转换与驱动 | 第56-58页 |
| ·小结 | 第58-59页 |
| 第四章 结论 | 第59-61页 |
| ·设计结果总结 | 第59页 |
| ·设计展望 | 第59-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 研究成果 | 第64-65页 |
| 附录 | 第65-67页 |
