| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-14页 |
| ·论文背景以及意义 | 第9-10页 |
| ·国内外研究情况 | 第10-11页 |
| ·课题提出及意义 | 第11-12页 |
| ·主要工作以及章节安排 | 第12-14页 |
| 第二章 DCT在图像处理中的作用以及IP设计技术 | 第14-26页 |
| ·DCT介绍 | 第14页 |
| ·DCT在图像处理中的作用 | 第14-16页 |
| ·FPGA简介以及基本结构 | 第16-19页 |
| ·FPGA的基本结构 | 第17-18页 |
| ·FPGA的特点 | 第18页 |
| ·FPGA和CPLD的选用 | 第18-19页 |
| ·ASIC设计流程 | 第19-20页 |
| ·IP设计技术 | 第20-26页 |
| ·IP核的设计方法与技术 | 第21-24页 |
| ·Quartus II简介 | 第24页 |
| ·自顶向下(TOP-DOWN)设计的基本思想 | 第24-26页 |
| 第三章 DCT算法以及结构设计 | 第26-43页 |
| ·DCT快速算法介绍 | 第26-33页 |
| ·二维DCT向一维DCT的转换 | 第26-27页 |
| ·一维离散余弦变换(1-D DCT)发展概况以及快速算法 | 第27-30页 |
| ·已有的软、硬件实现方案 | 第30-33页 |
| ·流水线设计技术 | 第33-34页 |
| ·流水线设计的概念 | 第33-34页 |
| ·流水线技术的特点和优势 | 第34页 |
| ·并行处理技术 | 第34-35页 |
| ·总体结构设计 | 第35-36页 |
| ·一维DCT结构设计 | 第36-43页 |
| ·算法结构介绍 | 第36-41页 |
| ·结构设计的考虑 | 第41页 |
| ·结构设计的实现 | 第41-43页 |
| 第四章 DCT IP核的模块设计 | 第43-67页 |
| ·串并转换模块设计块(serial-to-parallel)与verilog实现 | 第44-45页 |
| ·一维DCT变换模块设计与verilog实现 | 第45-60页 |
| ·乘法器介绍 | 第45-47页 |
| ·利用移位求和实现乘法逻辑 | 第47-52页 |
| ·一维DCT变换模块设计块与实现 | 第52-60页 |
| ·RAM转置模块设计与verilog实现 | 第60-61页 |
| ·顶层模块设计以及整体系统RTL图 | 第61-63页 |
| ·设计中应该注意的问题 | 第63-67页 |
| ·组合逻辑设计中的竞争和冒险 | 第63-64页 |
| ·时钟设计问题 | 第64页 |
| ·存储器设计问题 | 第64-65页 |
| ·阻塞赋值和非阻塞赋值 | 第65页 |
| ·采用top-down设计方案 | 第65-66页 |
| ·运用pipeling原理 | 第66-67页 |
| 第五章 综合和验证 | 第67-71页 |
| ·对二维DCT IP核 RTL级功能仿真 | 第67-68页 |
| ·综合 | 第68-69页 |
| ·实时性分析 | 第69-70页 |
| ·计算精度的分析 | 第70页 |
| ·处理器性能分析 | 第70-71页 |
| 第六章 总结 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 附录1 攻读学位期间发表论文目录 | 第77-78页 |
| 附录2 部分源码 | 第78-90页 |
| 一、顶层模块 | 第78-82页 |
| 二、一维DCT模块部分源码 | 第82-90页 |