射频功放数字预失真技术的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题背景 | 第8-9页 |
| ·国内外研究现状 | 第9-10页 |
| ·本文研究重点 | 第10-12页 |
| 第2章 预失真相关理论 | 第12-19页 |
| ·放大器非线性描述 | 第12-13页 |
| ·饱和输出功率 | 第12-13页 |
| ·1dB增益压缩点 | 第13页 |
| ·三阶截断点(IP3) | 第13页 |
| ·宽带功放非线性特性 | 第13-19页 |
| ·无记忆非线性 | 第13-17页 |
| ·记忆非线性 | 第17-19页 |
| 第3章 数字预失真方案设计 | 第19-28页 |
| ·放大器建模 | 第19-22页 |
| ·无记忆模型 | 第19-20页 |
| ·记忆模型 | 第20-22页 |
| ·数字预失真关键模块设计 | 第22-26页 |
| ·预失真训练器 | 第24-26页 |
| ·预失真器 | 第26页 |
| ·延时器 | 第26页 |
| ·数字预失真算法仿真 | 第26-28页 |
| 第4章 数字预失真验证平台设计 | 第28-42页 |
| ·芯片选型与原理框图设计 | 第28-32页 |
| ·数字处理芯片 | 第28-29页 |
| ·AD | 第29-30页 |
| ·DA | 第30-31页 |
| ·时钟 | 第31页 |
| ·MCU | 第31-32页 |
| ·硬件原理框图设计 | 第32页 |
| ·算法实现 | 第32-42页 |
| ·多项式滤波器模块 | 第35-37页 |
| ·串并与并串转换 | 第37-38页 |
| ·复数乘法模块 | 第38-39页 |
| ·延时器模块 | 第39-40页 |
| ·LMS运算 | 第40-42页 |
| 第5章 数字预失真平台测试 | 第42-44页 |
| 第6章 结论 | 第44-46页 |
| ·论文小结 | 第44页 |
| ·仍需改善的地方 | 第44-46页 |
| 参考文献 | 第46-49页 |
| 致谢 | 第49-50页 |
| 作者在攻读硕士学位期间发表的论文 | 第50页 |
