定制处理器中电源与时钟互连设计与分析
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-19页 |
| ·课题的研究背景 | 第12-17页 |
| ·集成电路设计发展现状 | 第12页 |
| ·数字信号处理器概述 | 第12-13页 |
| ·全定制与ASIC技术 | 第13页 |
| ·电源网络技术研究现状 | 第13-15页 |
| ·时钟网络技术研究现状 | 第15-16页 |
| ·YHFT-DX项目背景 | 第16-17页 |
| ·课题研究内容 | 第17页 |
| ·论文组织结构 | 第17-19页 |
| 第二章 定制处理器电源网络设计与完整性分析 | 第19-31页 |
| ·电源网络完整性概述 | 第19-20页 |
| ·IR-drop简述 | 第19-20页 |
| ·IR-drop分析意义 | 第20页 |
| ·定制处理器电源网络设计 | 第20-27页 |
| ·层次化电源网络设计 | 第20-22页 |
| ·内核级电源网络设计 | 第22-27页 |
| ·定制处理器电源网络完整性分析 | 第27-31页 |
| ·功能部件级电源网络完整性分析 | 第27-31页 |
| 第三章 定制处理器时钟网络设计与分析 | 第31-39页 |
| ·时钟网络设计概述 | 第31-36页 |
| ·时钟信号生成 | 第31页 |
| ·时钟偏斜与抖动 | 第31-32页 |
| ·时钟网络设计技术 | 第32-36页 |
| ·定制处理器时钟网络设计与分析 | 第36-39页 |
| ·层次化时钟设计技术 | 第36-37页 |
| ·分级门控时钟设计技术 | 第37-39页 |
| 第四章 高性能行波时钟网络技术研究 | 第39-66页 |
| ·Resonant时钟设计技术 | 第39-41页 |
| ·Rotary行波时钟设计技术 | 第41-42页 |
| ·RAP－自动化ROA平台的设计与实现 | 第42-51页 |
| ·RAP概述 | 第43-44页 |
| ·RAP实现与关键步骤 | 第44-50页 |
| ·RAP性能分析 | 第50-51页 |
| ·ROA自动化设计流程研究 | 第51-58页 |
| ·ROA自动化设计流程原理分析 | 第51-53页 |
| ·ROA自动化设计流程设计与实现 | 第53-56页 |
| ·实验结果及分析 | 第56-58页 |
| ·基于RTWO的寄存器文件设计与分析 | 第58-66页 |
| ·CPU内核寄存器文件 | 第58-59页 |
| ·寄存器文件时钟树结构 | 第59-60页 |
| ·RTWO时钟设计与分析 | 第60-66页 |
| 第五章 YHFT-DX CPU内核物理设计 | 第66-81页 |
| ·层次化设计方法 | 第66-67页 |
| ·定制内核物理设计流程 | 第67-69页 |
| ·设计阶段划分 | 第67-68页 |
| ·设计流程与工具包 | 第68-69页 |
| ·全定制半定制融合功能部件 | 第69页 |
| ·特征化视图的提取与优化 | 第69-70页 |
| ·LIB视图提取与优化 | 第69-70页 |
| ·LEF视图提取与优化 | 第70页 |
| ·CPU内核集成设计 | 第70-76页 |
| ·基于功能部件的布局规划 | 第70-71页 |
| ·CPU内核电源网络设计 | 第71-73页 |
| ·CPU内核时钟网络设计 | 第73-75页 |
| ·CPU内核互连线设计 | 第75-76页 |
| ·面向定制设计的EDA点工具 | 第76-81页 |
| ·延迟/跳变时间测量工具 | 第76-79页 |
| ·噪声分析工具 | 第79-81页 |
| 第六章 全文总结与工作展望 | 第81-83页 |
| ·全文总结 | 第81-82页 |
| ·工作展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 作者在学期间取得的学术成果 | 第87页 |
