| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-16页 |
| ·课题背景及意义 | 第9-12页 |
| ·国内外研究现状 | 第12-14页 |
| ·本课题的主要工作和论文内容安排 | 第14-16页 |
| ·课题的主要工作 | 第14页 |
| ·论文的内容安排 | 第14-16页 |
| 第二章 锁相环基础 | 第16-25页 |
| ·传统模拟锁相环的基本结构 | 第16-17页 |
| ·传统模拟锁相环的时域和复频域模型 | 第17-21页 |
| ·一阶模拟锁相环 | 第18-19页 |
| ·二阶模拟锁相环 | 第19-20页 |
| ·三阶模拟锁相环 | 第20-21页 |
| ·全数字锁相环的基本结构 | 第21-25页 |
| 第三章 带宽自适应高阶全数字锁相环 | 第25-43页 |
| ·锁相环实现带宽自适应的准则 | 第25页 |
| ·二阶带宽自适应全数字锁相环 | 第25-34页 |
| ·基于PI 控制的二阶模拟锁相环 | 第25-29页 |
| ·基于PI 控制的二阶全数字锁相环 | 第29-32页 |
| ·二阶带宽自适应全数字锁相环的实现 | 第32-34页 |
| ·带宽自适应高阶全数字锁相环 | 第34-43页 |
| ·基于PI 控制的三阶模拟锁相环的系统模型 | 第34-37页 |
| ·基于PI 控制的三阶全数字锁相环的离散域系统模型 | 第37-39页 |
| ·三阶带宽自适应全数字锁相环的参数设计 | 第39-43页 |
| 第四章 带宽自适应高阶全数字锁相环的电路设计 | 第43-57页 |
| ·自适应控制模块电路的设计 | 第43-52页 |
| ·自适应控制模块的功能电路设计 | 第43-48页 |
| ·自适应控制模块电路的EDA 技术设计 | 第48-52页 |
| ·高阶锁相环电路的设计 | 第52-57页 |
| ·DSP Builder | 第52-53页 |
| ·高阶锁相环电路的DSP Builder 建模与仿真 | 第53-57页 |
| 第五章 带宽自适应高阶全数字锁相环的软件仿真与硬件测试 | 第57-62页 |
| 第六章 总结与展望 | 第62-64页 |
| ·本论文研究总结 | 第62页 |
| ·前景展望 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 发表论文及参与科研情况说明 | 第68-69页 |
| 致谢 | 第69页 |
