| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 课题研究的背景、目的和意义 | 第8-9页 |
| 1.2 Sigma-Delta调制器的国内外研究概况 | 第9-11页 |
| 1.3 论文的主要内容和结构安排 | 第11-13页 |
| 第二章 Sigma-Delta调制器的理论概述 | 第13-27页 |
| 2.1 ADC的基本原理和性能指标 | 第13-17页 |
| 2.1.1 频谱指标 | 第13-15页 |
| 2.1.2 噪声和功耗指标 | 第15-17页 |
| 2.2 奈奎斯特ADC | 第17-19页 |
| 2.2.1 采样 | 第17-18页 |
| 2.2.2 量化 | 第18-19页 |
| 2.3 过采样ADC | 第19-22页 |
| 2.3.1 过采样技术 | 第19-20页 |
| 2.3.2 噪声整形技术 | 第20-22页 |
| 2.4 离散时间Sigma-Delta调制器 | 第22-24页 |
| 2.5 连续时间Sigma-Delta调制器 | 第24-26页 |
| 2.6 本章小结 | 第26-27页 |
| 第三章 连续时间Sigma-Delta调制器的系统设计与仿真 | 第27-45页 |
| 3.1 连续时间调制器的架构 | 第27-31页 |
| 3.1.1 单环结构 | 第27-30页 |
| 3.1.2 多环级联结构 | 第30-31页 |
| 3.2 调制器的基本参数设计 | 第31-34页 |
| 3.3 调制器的系统级设计与验证 | 第34-44页 |
| 3.3.1 噪声传递函数的设计和优化 | 第34-37页 |
| 3.3.2 环路滤波器的设计和优化 | 第37-40页 |
| 3.3.3 调制器系统级仿真和优化 | 第40-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 连续时间Sigma-Delta调制器的非理想因素分析 | 第45-54页 |
| 4.1 运放的有限直流增益以及增益带宽积 | 第45-48页 |
| 4.1.1 有限直流增益 | 第45-47页 |
| 4.1.2 有限增益带宽积 | 第47-48页 |
| 4.2 过量环路延时 | 第48-50页 |
| 4.3 时钟抖动 | 第50-51页 |
| 4.4 工艺误差对RC的影响 | 第51-52页 |
| 4.5 其他的非理想因素 | 第52-53页 |
| 4.6 本章小结 | 第53-54页 |
| 第五章 连续时间Sigma-Delta调制器的电路设计与仿真 | 第54-79页 |
| 5.1 环路滤波器的设计 | 第54-60页 |
| 5.1.1 常用积分器 | 第54-55页 |
| 5.1.2 运算放大器的设计 | 第55-59页 |
| 5.1.3 环路滤波器的设计 | 第59-60页 |
| 5.2 带隙基准源电路的设计 | 第60-66页 |
| 5.2.1 传统带隙基准源原理 | 第60-62页 |
| 5.2.2 温度补偿原理和补偿电路 | 第62-63页 |
| 5.2.3 带分段曲率补偿和高电源抑制比的基准电压源的设计 | 第63-66页 |
| 5.3 量化器的设计 | 第66-71页 |
| 5.3.1 3 bitFlashADC的设计 | 第67-68页 |
| 5.3.2 CMOS比较器的设计 | 第68-70页 |
| 5.3.3 编码器的设计 | 第70-71页 |
| 5.4 DAC的设计 | 第71-76页 |
| 5.4.1 3 bitDAC的设计 | 第71-74页 |
| 5.4.2 DEM模块的设计 | 第74-76页 |
| 5.5 仿真结果 | 第76-77页 |
| 5.6 本章小结 | 第77-79页 |
| 第六章 总结与展望 | 第79-82页 |
| 6.1 本文工作总结 | 第79-80页 |
| 6.2 未来工作展望 | 第80-82页 |
| 参考文献 | 第82-85页 |
| 附录1 攻读硕士学位期间撰写的论文 | 第85-86页 |
| 致谢 | 第86页 |
