基于FPGA的STAP实现技术研究
摘要 | 第5-6页 |
Abstract | 第6-7页 |
第一章 绪论 | 第11-17页 |
1.1 研究背景和意义 | 第11-12页 |
1.2 研究历史与现状 | 第12-15页 |
1.2.1 降维算法研究 | 第12-13页 |
1.2.2 权值计算算法研究 | 第13页 |
1.2.3 实现技术研究 | 第13-15页 |
1.3 研究内容及结构 | 第15-17页 |
第二章 空时自适应处理原理 | 第17-25页 |
2.1 引言 | 第17页 |
2.2 全空时自适应处理 | 第17-20页 |
2.3 降维STAP原理 | 第20-22页 |
2.4 几种经典的降维STAP算法 | 第22-24页 |
2.4.1 mDT算法 | 第22-23页 |
2.4.2 JDL算法 | 第23-24页 |
2.5 本章小结 | 第24-25页 |
第三章 无开方权值计算研究 | 第25-34页 |
3.1 引言 | 第25页 |
3.2 基于QRD_MGS算法的权值计算 | 第25-27页 |
3.2.1 QRD_MGS算法原理 | 第25-26页 |
3.2.2 权值计算原理 | 第26-27页 |
3.3 无开方权值计算 | 第27-32页 |
3.3.1 无开方算法原理 | 第27-30页 |
3.3.2 算法比较 | 第30-32页 |
3.4 仿真实验 | 第32-33页 |
3.5 本章小结 | 第33-34页 |
第四章 无开方QRD_MGS算法实现研究 | 第34-54页 |
4.1 引言 | 第34页 |
4.2 开发环境简介 | 第34-37页 |
4.2.1 XC7Z020芯片介绍 | 第34-35页 |
4.2.2 Xilinx浮点IP core介绍 | 第35-36页 |
4.2.3 单精度浮点格式介绍 | 第36-37页 |
4.3 算法并行策略分析 | 第37-42页 |
4.3.1 并行性分析 | 第37-39页 |
4.3.2 子任务划分策略 | 第39-41页 |
4.3.3 实例分析 | 第41-42页 |
4.4 方案设计 | 第42-45页 |
4.4.1 功能模块划分 | 第42-44页 |
4.4.2 FPGA实现结构 | 第44-45页 |
4.5 模块设计与实现 | 第45-51页 |
4.5.1 控制模块 | 第45-47页 |
4.5.2 存储模块 | 第47页 |
4.5.3 计算模块 | 第47-50页 |
4.5.4 资源分析 | 第50-51页 |
4.6 仿真与板级调试 | 第51-53页 |
4.6.1 Modelsim仿真 | 第51-52页 |
4.6.2 板级调试 | 第52-53页 |
4.7 本章小结 | 第53-54页 |
第五章 回代算法实现研究 | 第54-70页 |
5.1 引言 | 第54页 |
5.2 回代算法分析 | 第54-61页 |
5.2.1 并行性分析 | 第54-58页 |
5.2.2 并行映射策略 | 第58-60页 |
5.2.3 实例分析 | 第60-61页 |
5.3 方案设计与实现 | 第61-64页 |
5.3.1 并行映射结构 | 第61-62页 |
5.3.2 硬件设计 | 第62-63页 |
5.3.3 资源分析 | 第63-64页 |
5.4 仿真与板级调试 | 第64-69页 |
5.4.1 Modelsim仿真 | 第64-67页 |
5.4.2 板级调试 | 第67-69页 |
5.5 本章小结 | 第69-70页 |
第六章 STAP算法实现技术研究 | 第70-83页 |
6.1 引言 | 第70页 |
6.2 STAP处理系统介绍 | 第70页 |
6.3 算法映射分析 | 第70-74页 |
6.3.1 并行性分析 | 第71-72页 |
6.3.2 并行映射策略 | 第72-73页 |
6.3.3 实例分析 | 第73-74页 |
6.4 设计与实现方案 | 第74-79页 |
6.4.1 并行实现结构 | 第74-75页 |
6.4.2 功能模块划分 | 第75-77页 |
6.4.3 模块设计 | 第77-78页 |
6.4.4 多片FPGA并行系统 | 第78-79页 |
6.5 资源耗用评估 | 第79-82页 |
6.6 本章小结 | 第82-83页 |
第七章 总结与展望 | 第83-85页 |
7.1 工作总结 | 第83-84页 |
7.2 工作展望 | 第84-85页 |
致谢 | 第85-86页 |
参考文献 | 第86-91页 |
攻读硕士期间取得的研究成果 | 第91-92页 |