分布式数据采集系统时钟同步平台硬件研究与设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 1 绪论 | 第10-19页 |
| 1.1 课题的背景和意义 | 第10-11页 |
| 1.2 相关研究概述 | 第11-16页 |
| 1.2.1 分布式实时数据采集传输系统 | 第11-12页 |
| 1.2.2 时钟同步技术 | 第12-13页 |
| 1.2.3 FPGA技术概述 | 第13-14页 |
| 1.2.4 高速串行解串技术 | 第14-16页 |
| 1.3 课题研究内容和文章组织结构 | 第16-19页 |
| 1.3.1 课题研究内容 | 第16-17页 |
| 1.3.2 文章组织结构 | 第17-19页 |
| 2 系统总体设计 | 第19-28页 |
| 2.1 系统需求分析 | 第20-24页 |
| 2.1.1 系统功能需求 | 第20-21页 |
| 2.1.2 时钟同步方案 | 第21-24页 |
| 2.2 系统硬件整体方案设计 | 第24-27页 |
| 2.2.1 主要芯片选型 | 第24-26页 |
| 2.2.2 系统总体架构 | 第26-27页 |
| 2.3 本章小结 | 第27-28页 |
| 3 系统硬件模块功能设计 | 第28-60页 |
| 3.1 MPC8569E主处理器模块外围电路设计 | 第28-34页 |
| 3.1.1 DDR3 SDRAM接口 | 第29-30页 |
| 3.1.2 Flash接口 | 第30页 |
| 3.1.3 千兆以太网接口 | 第30-32页 |
| 3.1.4 PCI-E接口 | 第32-33页 |
| 3.1.5 RS-232接口 | 第33-34页 |
| 3.2 Kintex-7外围电路设计 | 第34-41页 |
| 3.2.1 LVDS接口 | 第34-37页 |
| 3.2.2 时钟光接口 | 第37-39页 |
| 3.2.3 时钟电接口 | 第39-40页 |
| 3.2.4 SPI Flash接口 | 第40页 |
| 3.2.5 DDR3 SDRAM接口 | 第40-41页 |
| 3.3 时钟同步逻辑功能设计 | 第41-51页 |
| 3.3.1 LVDS接口收发控制 | 第41-45页 |
| 3.3.2 时钟线同步 | 第45-49页 |
| 3.3.3 时钟码同步 | 第49-51页 |
| 3.4 复位模块设计 | 第51-53页 |
| 3.5 系统时钟设计 | 第53-55页 |
| 3.6 电源模块设计 | 第55-59页 |
| 3.7 本章小结 | 第59-60页 |
| 4 系统硬件实现 | 第60-72页 |
| 4.1 PCB布局及层叠设计 | 第60-64页 |
| 4.2 PCB布线及关键信号仿真 | 第64-69页 |
| 4.3 系统PCB设计结果 | 第69-71页 |
| 4.4 本章小结 | 第71-72页 |
| 5 系统测试 | 第72-95页 |
| 5.1 硬件调试 | 第73-74页 |
| 5.2 电源测试 | 第74-78页 |
| 5.3 时钟信号测试 | 第78-80页 |
| 5.4 系统主要接口测试 | 第80-85页 |
| 5.4.1 PCI-E接口测试 | 第80-82页 |
| 5.4.2 千兆网口测试 | 第82页 |
| 5.4.3 LVDS接口测试 | 第82-85页 |
| 5.5 时钟同步功能测试 | 第85-94页 |
| 5.5.1 时钟线同步测试 | 第85-89页 |
| 5.5.2 时钟码同步测试 | 第89-94页 |
| 5.6 系统功耗测试 | 第94页 |
| 5.7 本章小结 | 第94-95页 |
| 6 总结与展望 | 第95-97页 |
| 6.1 总结 | 第95-96页 |
| 6.2 展望 | 第96-97页 |
| 参考文献 | 第97-101页 |
| 作者简历 | 第101页 |
