基于FPGA的扩跳频信号发送系统的研究与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第12-15页 |
| 1.1 课题背景及意义 | 第12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 研究内容及论文结构 | 第13-15页 |
| 2 扩跳频系统相关理论和FPGA设计流程 | 第15-21页 |
| 2.1 扩跳频系统基本原理 | 第15-16页 |
| 2.2 扩跳频系统 | 第16-17页 |
| 2.3 伪随机序列 | 第17-18页 |
| 2.4 扩跳频系统的关键技术 | 第18-19页 |
| 2.5 FPGA设计流程 | 第19-20页 |
| 2.6 本章小结 | 第20-21页 |
| 3 扩跳频发送系统关键技术建模研究分析 | 第21-41页 |
| 3.1 信道编码 | 第21-22页 |
| 3.2 数字π/4-DQPSK调制技术 | 第22-26页 |
| 3.2.1 调制原理 | 第22-24页 |
| 3.2.2 成型FIR滤波器 | 第24-26页 |
| 3.3 宽间隔跳频序列的研究 | 第26-38页 |
| 3.3.1 跳频序列的理论限制 | 第27-29页 |
| 3.3.2 传统的宽间隔跳频序列构造方法 | 第29-31页 |
| 3.3.3 改进对偶频带法 | 第31页 |
| 3.3.4 汉明相关性能对比 | 第31-38页 |
| 3.4 跳频同步 | 第38-39页 |
| 3.4.1 跳频同步的内容 | 第38-39页 |
| 3.4.2 同步过程 | 第39页 |
| 3.5 频率合成技术 | 第39-40页 |
| 3.6 本章小结 | 第40-41页 |
| 4 扩跳频发送系统的软件实现 | 第41-59页 |
| 4.1 系统总体设计 | 第41-42页 |
| 4.2 纠错编码模块 | 第42-44页 |
| 4.2.1 卷积编码的实现 | 第42页 |
| 4.2.2 交织编码 | 第42-44页 |
| 4.3 数字π/4-QPSK调制模块 | 第44-52页 |
| 4.3.1 串并转换 | 第44-45页 |
| 4.3.2 差分编码映射 | 第45-48页 |
| 4.3.3 成型滤波器 | 第48-49页 |
| 4.3.4 数控振荡器NCO | 第49-51页 |
| 4.3.5 正交调制 | 第51-52页 |
| 4.4 跳频图案的实现 | 第52-54页 |
| 4.5 AD9915控制 | 第54-57页 |
| 4.5.1 AD9915寄存器配置 | 第54-55页 |
| 4.5.2 AD9915的FPGA控制 | 第55-57页 |
| 4.6 同步帧结构 | 第57-58页 |
| 4.7 本章小结 | 第58-59页 |
| 5 扩跳频发送系统硬件电路及测试 | 第59-71页 |
| 5.1 扩跳频发送系统整体硬件架构 | 第59-60页 |
| 5.2 FPGA电路设计 | 第60-62页 |
| 5.2.1 FPGA芯片介绍 | 第60页 |
| 5.2.2 FPGA芯片配置 | 第60-62页 |
| 5.2.3 FPGA时钟电路 | 第62页 |
| 5.3 D/A电路设计 | 第62-64页 |
| 5.3.1 芯片介绍 | 第62-63页 |
| 5.3.2 HI5741电路图 | 第63-64页 |
| 5.4 DDS电路设计 | 第64-67页 |
| 5.4.1 芯片介绍 | 第64-66页 |
| 5.4.2 低相噪时钟源电路 | 第66-67页 |
| 5.5 系统电源电路 | 第67-68页 |
| 5.6 PCB板测试 | 第68-70页 |
| 5.7 本章小结 | 第70-71页 |
| 6 总结与展望 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 附录 | 第75-77页 |
| 个人简历及研究生期间发表论文 | 第77-78页 |
| 致谢 | 第78页 |
