| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 引言 | 第11-17页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 未来的发展趋势 | 第14-15页 |
| 1.4 论文研究内容 | 第15-17页 |
| 2 SAR ADC的结构与非理想因素分析 | 第17-39页 |
| 2.1 SAR ADC的基本系统结构 | 第17-19页 |
| 2.2 几种不同结构的SAR ADC分析 | 第19-20页 |
| 2.3 A/D转换器的参数指标 | 第20-24页 |
| 2.3.1 动态参数 | 第20-21页 |
| 2.3.2 静态参数 | 第21-24页 |
| 2.4 影响SAR ADC精度的非理想因素分析 | 第24-28页 |
| 2.4.1 电容失配 | 第25-27页 |
| 2.4.2 寄生效应 | 第27-28页 |
| 2.5 开关的非理想因素分析 | 第28-35页 |
| 2.5.1 沟道电荷注入效应 | 第28-31页 |
| 2.5.2 时钟馈通效应 | 第31-33页 |
| 2.5.3 DAC电容阵列中的开关 | 第33-34页 |
| 2.5.4 互补开关 | 第34-35页 |
| 2.6 带校准结构的SAR ADC | 第35-38页 |
| 2.6.1 SAR ADC校准方法简介 | 第35-36页 |
| 2.6.2 经典SAR ADC校准方法 | 第36-38页 |
| 2.7 本章小结 | 第38-39页 |
| 3 校准DAC电容阵列与校准电压分析 | 第39-59页 |
| 3.1 电荷重分配型SAR ADC | 第39-46页 |
| 3.1.1 传统电荷定标型SAR ADC | 第39-40页 |
| 3.1.2 基于电容阵列分段的SAR ADC | 第40-45页 |
| 3.1.3 全差分SAR ADC | 第45-46页 |
| 3.2 校准DAC电容阵列的设计 | 第46-49页 |
| 3.2.1 校准DAC电容阵列的结构 | 第46-48页 |
| 3.2.2 校准DAC电容阵列单位电容值的确定 | 第48-49页 |
| 3.3 误差电压的产生 | 第49-52页 |
| 3.4 校准电压的推导分析 | 第52-58页 |
| 3.4.1 最高位校准电压 | 第53-54页 |
| 3.4.2 其他低位的校准电压 | 第54-56页 |
| 3.4.3 高位数字码为1时对低位校准的影响 | 第56-58页 |
| 3.5 本章小节 | 第58-59页 |
| 4 校准过程的功能仿真与校准DAC的验证 | 第59-77页 |
| 4.1 校准过程分析 | 第59-62页 |
| 4.1.1 产生误差电压 | 第59-60页 |
| 4.1.2 获取误差码 | 第60-61页 |
| 4.1.3 计算校准码 | 第61页 |
| 4.1.4 采样、保持阶段 | 第61-62页 |
| 4.1.5 工作转换阶段 | 第62页 |
| 4.2 多个校准DAC并联的校准结构 | 第62-63页 |
| 4.3 校准过程的功能仿真实现 | 第63-70页 |
| 4.3.1 获取误差码 | 第64-66页 |
| 4.3.2 误差码的存储与读出 | 第66-68页 |
| 4.3.3 校准码的计算 | 第68-69页 |
| 4.3.4 工作转换阶段校准码的回补过程 | 第69-70页 |
| 4.4 校准DAC电容阵列的仿真验证 | 第70-76页 |
| 4.4.1 校准DAC电容阵列的仿真结果分析 | 第70-72页 |
| 4.4.2 校准DAC电容阵列开关电路的仿真结果分析 | 第72-76页 |
| 4.5 本章小结 | 第76-77页 |
| 5 结论 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第81-85页 |
| 学位论文数据集 | 第85页 |