基于65nm工艺的寄存器堆设计技术研究
| 目录 | 第2-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 英文缩写说明 | 第6-8页 |
| 表目录 | 第8-9页 |
| 图目录 | 第9-11页 |
| 第一章 绪论 | 第11-20页 |
| 1.1 寄存器堆研究的必要性及现状 | 第11-14页 |
| 1.2 寄存器堆研究方法 | 第14-17页 |
| 1.3 寄存器堆设计方法 | 第17-18页 |
| 1.4 本文主要工作与内容安排 | 第18-20页 |
| 第二章 寄存器堆的初步设计 | 第20-43页 |
| 2.1 存储单元的设计 | 第21-27页 |
| 2.1.1 SRAM存储单元分析 | 第21-23页 |
| 2.1.2 寄存器堆存储单元电路设计 | 第23-25页 |
| 2.1.3 寄存器堆存储单元版图设计 | 第25-27页 |
| 2.2 输入模块的设计 | 第27-28页 |
| 2.3 译码器的设计 | 第28-30页 |
| 2.4 输出模块的设计 | 第30-34页 |
| 2.5 控制电路的设计 | 第34-37页 |
| 2.6 版图设计及芯片验证 | 第37-42页 |
| 2.7 小结 | 第42-43页 |
| 第三章 2GHZ寄存器堆的设计 | 第43-58页 |
| 3.1 存储单元的优化 | 第43-47页 |
| 3.2 输入模块的优化 | 第47-49页 |
| 3.3 译码器的优化 | 第49-50页 |
| 3.4 输出模块的优化 | 第50-52页 |
| 3.5 控制电路的优化 | 第52页 |
| 3.6 版图设计与芯片验证 | 第52-55页 |
| 3.7 寄存器堆标准化 | 第55-56页 |
| 3.8 小结 | 第56-58页 |
| 第四章 亚阈值电压寄存器堆设计 | 第58-68页 |
| 4.1 亚阈值电压工作的研究基础 | 第58-62页 |
| 4.1.1 亚阈值电压下晶体管特性 | 第58-60页 |
| 4.1.2 亚阈值电压下反相器特性 | 第60-62页 |
| 4.2 存储单元设计 | 第62-64页 |
| 4.3 输入电路和译码器 | 第64-66页 |
| 4.4 输出电路 | 第66-67页 |
| 4.5 小结 | 第67-68页 |
| 第五章 总结与展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 硕士期间发表的论文和专利 | 第74-75页 |
| 致谢 | 第75-76页 |
