多核密码芯片的设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 研究背景 | 第7-8页 |
| 1.2 研究内容及意义 | 第8页 |
| 1.3 论文的组织结构 | 第8-11页 |
| 第二章 多核技术与研究平台 | 第11-31页 |
| 2.1 多核处理器相关技术 | 第11-16页 |
| 2.2 核间通信机制 | 第16-20页 |
| 2.3 研究环境 | 第20-28页 |
| 2.3.1 Virtex-II Pro FPGA | 第20-25页 |
| 2.3.2 Xilinx EDK 工具 | 第25-28页 |
| 2.4 设计开发流程 | 第28-29页 |
| 2.5 本章小结 | 第29-31页 |
| 第三章 多核密码芯片的硬件设计 | 第31-45页 |
| 3.1 硬件设计总体架构 | 第32-36页 |
| 3.2 处理器模块设计 | 第36-40页 |
| 3.2.1 Microblaze 处理器软核 | 第36-39页 |
| 3.2.2 处理器总线 | 第39-40页 |
| 3.3 存储器模块设计 | 第40-42页 |
| 3.3.1 内部存储器 | 第40-41页 |
| 3.3.2 存储器局部总线 | 第41-42页 |
| 3.4 通信模块设计 | 第42-43页 |
| 3.4.1 共享内存通信 | 第42-43页 |
| 3.4.2 PLB 总线桥 | 第43页 |
| 3.5 本章小结 | 第43-45页 |
| 第四章 多核密码芯片的软件设计 | 第45-59页 |
| 4.1 软件总体设计 | 第45-50页 |
| 4.2 密码算法分析 | 第50-56页 |
| 4.2.1 SM4 算法 | 第50-53页 |
| 4.2.2 SM3 算法 | 第53-56页 |
| 4.3 算法执行设计 | 第56-57页 |
| 4.4 本章小结 | 第57-59页 |
| 第五章 多核密码芯片的实现 | 第59-65页 |
| 5.1 下载配置 | 第59-61页 |
| 5.2 实验结果及分析 | 第61-64页 |
| 5.3 本章小结 | 第64-65页 |
| 第六章 总结和展望 | 第65-67页 |
| 6.1 工作总结 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 研究成果 | 第73-74页 |
