基于NiosⅡ的组合惯导并行解算及接口设计
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 选题意义及背景 | 第8-9页 |
| 1.2 SINS/GPS 组合导航系统发展现状 | 第9-10页 |
| 1.3 惯性传感器件发展现状 | 第10-12页 |
| 1.4 论文的组织结构 | 第12-13页 |
| 第二章 SINS/GPS 组合导航系统结构 | 第13-21页 |
| 2.1 组合导航系统结构 | 第13-15页 |
| 2.2 惯导器件测量组合 | 第15-17页 |
| 2.2.1 动力调谐陀螺仪 | 第15-16页 |
| 2.2.2 石英挠性加速度计 | 第16-17页 |
| 2.3 GPS-OEM 板 | 第17页 |
| 2.4 模数转换器 | 第17-18页 |
| 2.5 导航计算机架构 | 第18-19页 |
| 2.6 本章小结 | 第19-21页 |
| 第三章 组合导航系统导航参数采集设计 | 第21-35页 |
| 3.1 惯性信号检测电路 | 第21-23页 |
| 3.1.1 动力调谐陀螺仪角速度信号测量电路 | 第21-22页 |
| 3.1.2 石英挠性加速度计加速度测量电路 | 第22-23页 |
| 3.2 惯性导航器件导航才参数采集模块设计 | 第23-30页 |
| 3.2.1 A/D 转换电路设计 | 第23-24页 |
| 3.2.2 AD7606 控制模块设计 | 第24-27页 |
| 3.2.3 数据缓冲模块设计 | 第27-30页 |
| 3.3 GPS | 第30-34页 |
| 3.3.1 GPS-OEM 板通信协议 | 第30-31页 |
| 3.3.2 串行通信系统的设计 | 第31-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第四章 Nios II 惯导计算机架构设计 | 第35-42页 |
| 4.1 Nios II 系统概述 | 第35-37页 |
| 4.2 双 Nios II 导航计算机设计 | 第37-40页 |
| 4.2.1 双 Nios II 处理器结构 | 第37-38页 |
| 4.2.2 双 Nios II 处理器功能实现 | 第38-40页 |
| 4.3 本章小结 | 第40-42页 |
| 第五章 矩阵乘积运算并行处理 | 第42-55页 |
| 5.1 惯性导航解算原理 | 第42-43页 |
| 5.2 并行硬件矩阵运算概述 | 第43-44页 |
| 5.3 FPGA 浮点矩阵乘积加速原理 | 第44-48页 |
| 5.3.1 计算单元阵列结构 | 第44-46页 |
| 5.3.2 分块映射策略 | 第46-48页 |
| 5.4 FPGA 浮点矩阵乘积加速原理 | 第48-51页 |
| 5.5 实验分析 | 第51-53页 |
| 5.5.1 浮点矩阵乘积模块功能测试 | 第51-52页 |
| 5.5.2 浮点矩阵乘积加速器性能实测 | 第52-53页 |
| 5.6 本章小结 | 第53-55页 |
| 第六章 总结与展望 | 第55-57页 |
| 6.1 论文总结 | 第55-56页 |
| 6.2 课题展望 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 发表论文和参加科研情况说明 | 第60-61页 |
| 致谢 | 第61页 |
