| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 英文缩写说明 | 第6-8页 |
| 图目录 | 第8-10页 |
| 第一章 引言 | 第10-14页 |
| 1.1 寄存器堆研究背景 | 第10-11页 |
| 1.2 寄存器堆设计方法 | 第11-12页 |
| 1.3 本文主要工作与内容安排 | 第12-14页 |
| 第二章 基于单端读位线、伪差分放大技术的寄存器堆研究与实现 | 第14-28页 |
| 2.1 TSMC65_64×32_V102设计初衷与总体结构 | 第14-17页 |
| 2.2 关键模块设计与优化 | 第17-24页 |
| 2.2.1 全对称可共享存储单元 | 第17-21页 |
| 2.2.2 伪差分放大结构 | 第21-22页 |
| 2.2.3 高速时序产生与控制 | 第22-24页 |
| 2.3 TSMC65_64×32_V102芯片验证与测试 | 第24-27页 |
| 2.3.1 芯片验证 | 第24-25页 |
| 2.3.2 测试结果与比较 | 第25-27页 |
| 2.4 小结 | 第27-28页 |
| 第三章 基于位线分割、动态单位线读出的寄存器堆研究与实现 | 第28-37页 |
| 3.1 SMIC65_32×32_V203总体结构 | 第28-29页 |
| 3.2 关键模块设计 | 第29-32页 |
| 3.2.1 存储单元结构 | 第29-30页 |
| 3.2.2 译码与控制结构 | 第30-31页 |
| 3.2.3 数据读出通路 | 第31-32页 |
| 3.3 SMIC65_32×32_V203芯片验证与测试 | 第32-35页 |
| 3.3.1 芯片验证 | 第32-33页 |
| 3.3.2 测试结果与比较 | 第33-35页 |
| 3.4 小结 | 第35-37页 |
| 第四章 基于字线双泵技术的极小面积、低功耗寄存器堆研究与实现 | 第37-51页 |
| 4.1 SMIC65_32×32_V103设计初衷与总体结构 | 第37-39页 |
| 4.2 关键模块设计与优化 | 第39-47页 |
| 4.2.1 高鲁棒性存储单元结构 | 第39-42页 |
| 4.2.2 混合数据输出通路 | 第42-44页 |
| 4.2.3 时序重组与时间借用 | 第44-46页 |
| 4.2.4 其他关键模块 | 第46-47页 |
| 4.3 SMIC65_32×32_ V103芯片验证与测试 | 第47-50页 |
| 4.3.1 芯片验证 | 第47-48页 |
| 4.3.2 测试结果与比较 | 第48-50页 |
| 4.4 小结 | 第50-51页 |
| 第五章 寄存器堆测试方案 | 第51-61页 |
| 5.1 测试原理 | 第51-53页 |
| 5.2 测试设备与测试板 | 第53-55页 |
| 5.2.1 测试设备 | 第53页 |
| 5.2.2 PCB测试开发版 | 第53-55页 |
| 5.3 具体测试方法 | 第55-60页 |
| 5.3.1 功能测试 | 第55-58页 |
| 5.3.2 性能测试 | 第58页 |
| 5.3.3 功耗测试 | 第58-60页 |
| 5.4 小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-65页 |
| 参考文献 | 第65-68页 |
| 硕士期间发表的论文和专利 | 第68-69页 |
| 致谢 | 第69-70页 |
