| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 目录 | 第7-10页 |
| 1 绪论 | 第10-14页 |
| 1.1 引言 | 第10-11页 |
| 1.2 红外光电探测器发展历史 | 第11页 |
| 1.3 读出电路的发展历史 | 第11-12页 |
| 1.4 红外焦平面阵列及其读出电路的发展趋势 | 第12页 |
| 1.5 课题研究工作的意义 | 第12页 |
| 1.6 课题研究内容及方法 | 第12-14页 |
| 2 红外焦平面读出电路的相关技术 | 第14-24页 |
| 2.1 红外探测器的分类 | 第14页 |
| 2.2 红外焦平面阵列读出电路工作原理 | 第14-15页 |
| 2.3 读出电路的分类 | 第15-17页 |
| 2.4 典型CMOS读出电路结构 | 第17-20页 |
| 2.4.1 自积分型读出电路(SI ROIC) | 第18页 |
| 2.4.2 源随器型读出电路(SFD ROIC) | 第18页 |
| 2.4.3 直接注入读出电路(DI ROIC) | 第18-19页 |
| 2.4.4 反馈增强直接注入读出电路(FEDI ROIC) | 第19页 |
| 2.4.5 电流镜栅调制读出电路(CM ROIC) | 第19页 |
| 2.4.6 电阻负载栅调制读出电路(RL ROIC) | 第19页 |
| 2.4.7 电容反馈跨阻抗放大器读出电路(CTIA ROIC) | 第19页 |
| 2.4.8 电阻反馈跨阻放大器读出电路(RTIA ROIC) | 第19-20页 |
| 2.5 CMOS读出电路参数特性 | 第20-21页 |
| 2.5.1 积分时间 | 第20页 |
| 2.5.2 噪声 | 第20-21页 |
| 2.5.3 动态范围 | 第21页 |
| 2.5.4 工作温度 | 第21页 |
| 2.5.5 读出速率 | 第21页 |
| 2.5.6 功耗 | 第21页 |
| 2.5.7 探测器偏置 | 第21页 |
| 2.5.8 辐射强度 | 第21页 |
| 2.5.9 电荷存储能力 | 第21页 |
| 2.5.10 像元和陈列的面积 | 第21页 |
| 2.6 与读出电路设计相关的因素与问题 | 第21-24页 |
| 3 320×256高性能红外焦平面读出电路的设计及仿真 | 第24-45页 |
| 3.1 概述 | 第24页 |
| 3.2 电路主要功能 | 第24-25页 |
| 3.3 电路设计 | 第25-27页 |
| 3.3.1 电路结构 | 第25-26页 |
| 3.3.2 工作时序 | 第26页 |
| 3.3.3 外引脚功能定义 | 第26-27页 |
| 3.3.4 工作条件 | 第27页 |
| 3.4 模拟电路 | 第27-31页 |
| 3.4.1 像元电路 | 第28-29页 |
| 3.4.2 电荷放大器 | 第29页 |
| 3.4.3 列缓冲放大器 | 第29-30页 |
| 3.4.4 灰电平控制 | 第30-31页 |
| 3.4.5 缓冲输出放大器 | 第31页 |
| 3.5 数字电路 | 第31-35页 |
| 3.5.1 一路输出时序 | 第32-34页 |
| 3.5.2 四路输出时序 | 第34-35页 |
| 3.6 电路设计验证 | 第35-44页 |
| 3.6.1 信号读出功能验证 | 第36-40页 |
| 3.6.2 技术指标验证 | 第40-44页 |
| 3.7 本章小结 | 第44-45页 |
| 4 读出电路版图设计 | 第45-54页 |
| 4.1 MOS集成电路的工艺设计 | 第45-46页 |
| 4.1.1 硅棚工艺的特点 | 第46页 |
| 4.2 体硅CMOS工艺设计中阱工艺的选择 | 第46-47页 |
| 4.2.1 P阱工艺 | 第46-47页 |
| 4.2.2 N阱工艺 | 第47页 |
| 4.2.3 双阱工艺 | 第47页 |
| 4.3 集成电路版图设计规则 | 第47-50页 |
| 4.3.1 版图的层次 | 第48-49页 |
| 4.3.2 版图的分析和检验 | 第49-50页 |
| 4.4 版图设计 | 第50-54页 |
| 4.4.1 端口ESD设计 | 第50-51页 |
| 4.4.2 版图设计说明 | 第51页 |
| 4.4.3 布局设计和布线设计 | 第51-54页 |
| 5 总结与展望 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-58页 |
