基于FPGA的高可靠数据存储系统的设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 论文研究内容 | 第11-12页 |
| 1.3 本文结构 | 第12-14页 |
| 第二章 系统理论基础和总体设计方案 | 第14-28页 |
| 2.1 开发语言与工具概述 | 第14-16页 |
| 2.1.1 FPGA开发语言 | 第14页 |
| 2.1.2 仿真综合软件介绍 | 第14-16页 |
| 2.2 数据安全技术 | 第16-18页 |
| 2.2.1 数据加密技术 | 第17页 |
| 2.2.2 身份认证技术 | 第17页 |
| 2.2.3 数据完整验证技术 | 第17-18页 |
| 2.3 系统设计分析 | 第18-26页 |
| 2.3.1 系统设计需求 | 第18-19页 |
| 2.3.2 数据安全性设计 | 第19-23页 |
| 2.3.3 系统可靠性设计 | 第23-25页 |
| 2.3.4 系统框架设计 | 第25-26页 |
| 2.4 本章小结 | 第26-28页 |
| 第三章 数据加密设计与实现 | 第28-44页 |
| 3.1 AES算法原理 | 第28-36页 |
| 3.1.1 算法的数学基础 | 第28-30页 |
| 3.1.2 AES加密运算 | 第30-33页 |
| 3.1.3 AES解密运算 | 第33-35页 |
| 3.1.4 AES密钥扩展 | 第35-36页 |
| 3.2 AES算法在FPGA实现 | 第36-42页 |
| 3.2.1 字节替换模块 | 第37页 |
| 3.2.2 行移位模块 | 第37-38页 |
| 3.2.3 列混合模块 | 第38-39页 |
| 3.2.4 密钥扩展模块 | 第39-40页 |
| 3.2.5 加密顶层模块 | 第40页 |
| 3.2.6 解密算法实现 | 第40-42页 |
| 3.3 本章小结 | 第42-44页 |
| 第四章 设备访问身份认证设计与实现 | 第44-50页 |
| 4.1 身份认证原理 | 第44-45页 |
| 4.1.1 基于安全散列算法的身份认证 | 第44-45页 |
| 4.1.2 身份认证的安全性分析 | 第45页 |
| 4.2 身份认证实现 | 第45-49页 |
| 4.2.1 认证流程设计 | 第45-47页 |
| 4.2.2 认证算法实现 | 第47-49页 |
| 4.3 本章小结 | 第49-50页 |
| 第五章 系统整体设计 | 第50-70页 |
| 5.1 整体流程及硬件电路设计 | 第50-51页 |
| 5.1.1 硬件电路设计 | 第50页 |
| 5.1.2 系统结构设计 | 第50-51页 |
| 5.2 主控功能设计 | 第51-60页 |
| 5.2.1 时钟管理模块 | 第51-52页 |
| 5.2.2 主状态机模块 | 第52-54页 |
| 5.2.3 双FPGA交互模块 | 第54-58页 |
| 5.2.4 安全存储芯片模块 | 第58-60页 |
| 5.3 数据处理功能设计 | 第60-63页 |
| 5.3.1 数据校验模块 | 第60-62页 |
| 5.3.2 数据缓存模块 | 第62-63页 |
| 5.4 各接口功能设计 | 第63-68页 |
| 5.4.1 存储芯片接口模块 | 第63-65页 |
| 5.4.2 USB接口模块 | 第65-68页 |
| 5.5 本章小结 | 第68-70页 |
| 第六章 系统综合与验证 | 第70-76页 |
| 6.1 FPGA设计与实现 | 第70-75页 |
| 6.1.1 FPGA编译报告 | 第70-71页 |
| 6.1.2 关键功能仿真 | 第71-73页 |
| 6.1.3 FPGA验证方案 | 第73-75页 |
| 6.2 本章小结 | 第75-76页 |
| 第七章 总结与展望 | 第76-78页 |
| 参考文献 | 第78-81页 |
| 致谢 | 第81-82页 |
| 攻读学位期间发表或已录用的学术论文 | 第82页 |
