| 中文摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题研究的目的与意义 | 第8-9页 |
| 1.2 Σ-ΔADC的研究现状 | 第9-11页 |
| 1.3 论文主要工作内容及安排 | 第11-13页 |
| 第2章 模数转换器基础原理 | 第13-28页 |
| 2.1 模数转换器的理论分析 | 第13页 |
| 2.2 模数转换器的类型 | 第13-18页 |
| 2.2.1 快闪型(flash)模数转换器 | 第14-15页 |
| 2.2.2 逐次逼近型(SAR)模数转换器 | 第15-16页 |
| 2.2.3 流水线型(Pipeline)模数转换器 | 第16-17页 |
| 2.2.4 两步型(two-step)模数转换器 | 第17-18页 |
| 2.3 模数转换器性能指标分析 | 第18-20页 |
| 2.3.1 动态特性 | 第18-19页 |
| 2.3.2 静态特性 | 第19-20页 |
| 2.4 Σ-ΔADC的基本原理及相关技术 | 第20-27页 |
| 2.4.1 Σ-ΔADC的基本原理 | 第20-22页 |
| 2.4.2 过采样技术 | 第22-24页 |
| 2.4.3 噪声整形技术 | 第24-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第3章 Σ-Δ 调制器的结构分析与系统级设计 | 第28-42页 |
| 3.1 设计指标 | 第28页 |
| 3.2 Σ-Δ 调制器的基本结构 | 第28-33页 |
| 3.2.1 单环一阶 Σ-Δ 调制器 | 第29-31页 |
| 3.2.2 单环多阶 Σ-Δ 调制器 | 第31-32页 |
| 3.2.3 级联型 Σ-Δ 调制器 | 第32-33页 |
| 3.3 Σ-Δ 调制器系统级设计 | 第33-41页 |
| 3.3.1 调制器增益系数的计算 | 第35-36页 |
| 3.3.2 Σ-Δ 调制器理想情况下的仿真 | 第36-38页 |
| 3.3.3 非理想因素建模仿真 | 第38-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第4章 3 阶 Σ-Δ 调制器电路的设计与仿真 | 第42-63页 |
| 4.1 不交叠时钟的设计与仿真 | 第43-45页 |
| 4.2 比较器的设计与仿真 | 第45-47页 |
| 4.3 开关电容积分器的设计与仿真 | 第47-52页 |
| 4.3.1 采样开关 | 第48-51页 |
| 4.3.2 积分器中电容的设计 | 第51-52页 |
| 4.4 积分器中运算放大器的设计 | 第52-59页 |
| 4.4.1 主运放的设计 | 第52-57页 |
| 4.4.2 全差分运算放大器电路的仿真 | 第57-59页 |
| 4.5 反馈DAC | 第59-61页 |
| 4.6 Sigma-delta调制器整体电路 | 第61-62页 |
| 4.7 本章小结 | 第62-63页 |
| 第5章 Σ-Δ 调制器版图设计与验证 | 第63-68页 |
| 5.1 版图的设计规则 | 第63-64页 |
| 5.2 Sigma-delta ADC各部分版图 | 第64-67页 |
| 5.3 本章小结 | 第67-68页 |
| 结论 | 第68-69页 |
| 参考文献 | 第69-74页 |
| 致谢 | 第74页 |