| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 引言 | 第9-15页 |
| 1.1 认知无线电 | 第9页 |
| 1.2 认知无线电的体系结构和功能模块 | 第9-11页 |
| 1.3 ADC的国内外研究现状 | 第11-14页 |
| 1.4 论文的主要工作和结构安排 | 第14-15页 |
| 第二章 模数转换器的基本介绍 | 第15-26页 |
| 2.1 模数转换器(ADC)的常用结构 | 第15-19页 |
| 2.1.1 并行结构ADC | 第15-16页 |
| 2.1.2 折叠式ADC | 第16-17页 |
| 2.1.3 逐次逼近型ADC | 第17-18页 |
| 2.1.4 ∑-△ADC | 第18-19页 |
| 2.2 ADC的基本性能参数 | 第19-24页 |
| 2.2.1 静态特性 | 第20-22页 |
| 2.2.2 动态特性 | 第22-24页 |
| 2.3 品质因素(FOM) | 第24-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 流水线ADC的基本原理 | 第26-41页 |
| 3.1 流水线模数转换器(Pipeline ADC)的结构 | 第26-28页 |
| 3.2 PipelineADC的关键模块 | 第28-31页 |
| 3.2.1 采样保持电路(Sample Hold Circuit) | 第28-29页 |
| 3.2.2 增益数模转换器(MDAC) | 第29-30页 |
| 3.2.3 子模数转换器(sub-ADC) | 第30页 |
| 3.2.4 比较器 | 第30-31页 |
| 3.2.5 运算放大器(OA) | 第31页 |
| 3.3 Pipeline ADC系统中的非理想性误差 | 第31-40页 |
| 3.3.1 运放有限直流增益误差 | 第32-33页 |
| 3.3.2 运放转换速率或有限增益带宽的误差 | 第33-35页 |
| 3.3.3 电容失配的误差 | 第35-36页 |
| 3.3.4 比较器失调电压误差 | 第36-37页 |
| 3.3.5 采样电路引起的噪声误差 | 第37-39页 |
| 3.3.6 时钟抖动的误差 | 第39-40页 |
| 3.4 本章总结 | 第40-41页 |
| 第四章 14bits 50MHz Pipeline ADC电路设计 | 第41-89页 |
| 4.1 采样保持电路的设计 | 第41-71页 |
| 4.1.1 采样保持电路(S/H)的结构分析 | 第41-46页 |
| 4.1.2 采样保持电路结构的选取 | 第46-48页 |
| 4.1.3 关键参数的理论计算 | 第48-53页 |
| 4.1.4 MOS管开关设计 | 第53-58页 |
| 4.1.5 运算放大器OA的设计 | 第58-69页 |
| 4.1.6 采保电路相关仿真结构 | 第69-71页 |
| 4.2 MDAC电路设计 | 第71-73页 |
| 4.3 子ADC (sub-ADC)设计 | 第73-76页 |
| 4.4 比较器设计 | 第76-79页 |
| 4.5 时钟电路设计 | 第79-82页 |
| 4.6 数字校正电路设计 | 第82-85页 |
| 4.7 带隙基准电路设计 | 第85-88页 |
| 4.8 本章小节 | 第88-89页 |
| 第五章 系统级仿真和版图设计 | 第89-97页 |
| 5.1 系统级仿真 | 第89-90页 |
| 5.1.1 静态参数仿真 | 第89页 |
| 5.1.2 动态参数仿真 | 第89-90页 |
| 5.2 版图设计 | 第90-96页 |
| 5.2.1 版图设计规则 | 第90-91页 |
| 5.2.2 版图设计中的寄生效应 | 第91页 |
| 5.2.3 版图的匹配 | 第91-93页 |
| 5.2.4 采保电路的版图 | 第93页 |
| 5.2.5 运放的版图 | 第93-94页 |
| 5.2.6 时钟的版图 | 第94页 |
| 5.2.7 基准电压的版图 | 第94-95页 |
| 5.2.8 相邻级MDAC的版图 | 第95-96页 |
| 5.2.9 整体版图 | 第96页 |
| 5.3 本章小节 | 第96-97页 |
| 结论 | 第97-99页 |
| 参考文献 | 第99-104页 |
| 致谢 | 第104-105页 |
| 个人简历 | 第105页 |
| 在学期间的研究成果及发表的学术论文 | 第105页 |
