基于FPGA的FMCW ISAR成像雷达距离向数据分析与处理
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-21页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 国内外研究现状及发展趋势 | 第12-13页 |
| 1.3 论文研究内容和组织结构 | 第13-14页 |
| 1.4 ISAR成像原理 | 第14-18页 |
| 1.4.1 成像目标运动分析 | 第14-16页 |
| 1.4.2 ISAR转台成像原理 | 第16-18页 |
| 1.5 技术难点和关键问题 | 第18-21页 |
| 第2章 ISAR雷达系统总体设计 | 第21-27页 |
| 2.1 系统硬件参数配置 | 第21页 |
| 2.2 ISAR成像整体系统 | 第21-23页 |
| 2.2.1 系统整体设计 | 第21-22页 |
| 2.2.2 FPGA开发板的选择 | 第22-23页 |
| 2.2.3 系统开发环境 | 第23页 |
| 2.3 距离向数据处理软件设计 | 第23-24页 |
| 2.4 本章小结 | 第24-27页 |
| 第3章 时钟网络及采集转换模块设计 | 第27-41页 |
| 3.1 时钟管理网络 | 第27-29页 |
| 3.1.1 时钟分析 | 第27-29页 |
| 3.1.2 时钟网络测试 | 第29页 |
| 3.2 数据采集转换模块 | 第29-36页 |
| 3.2.1 XADC IP核定制 | 第30-31页 |
| 3.2.2 XADC软件状态机 | 第31-34页 |
| 3.2.3 数据采集直流偏置 | 第34-35页 |
| 3.2.4 采集同步问题 | 第35-36页 |
| 3.3 前端数据缓存 | 第36-40页 |
| 3.3.1 FIFO特点及意义 | 第36-37页 |
| 3.3.2 FIFO定制 | 第37-38页 |
| 3.3.3 FIFO逻辑控制 | 第38-39页 |
| 3.3.4 FIFO仿真实现 | 第39-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第4章 距离向压缩算法及实现 | 第41-55页 |
| 4.1 ISAR成像算法 | 第41-47页 |
| 4.1.1 距离分辨率 | 第41-42页 |
| 4.1.2 距离压缩算法 | 第42-44页 |
| 4.1.3 距离压缩算法改进 | 第44-47页 |
| 4.2 距离压缩算法的FPGA实现 | 第47-52页 |
| 4.2.1 FFT参数配置 | 第47-48页 |
| 4.2.2 FFT端口信号 | 第48-50页 |
| 4.2.3 FFT软件状态机 | 第50-51页 |
| 4.2.4 FFT状态机仿真测试 | 第51-52页 |
| 4.3 距离压缩算法分析验证 | 第52-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第5章 存储模块的设计与实现 | 第55-73页 |
| 5.1 存储模块总体结构设计 | 第55-56页 |
| 5.2 MIG IP核定制 | 第56-62页 |
| 5.2.1 MIG IP核原理分析 | 第57页 |
| 5.2.2 MIG IP核参数配置 | 第57-59页 |
| 5.2.3 MIG IP核信号时序 | 第59-62页 |
| 5.3 存储逻辑控制器设计 | 第62-72页 |
| 5.3.1 存储控制器结构 | 第62-63页 |
| 5.3.2 存储控制器软件设计 | 第63-65页 |
| 5.3.3 DDR3内部状态机设计 | 第65-69页 |
| 5.3.4 时序分析 | 第69-72页 |
| 5.4 本章小结 | 第72-73页 |
| 第6章 ISAR成像雷达测试及分析 | 第73-81页 |
| 6.1 测试平台搭建 | 第73-76页 |
| 6.2 回波数据模数转换测试 | 第76-77页 |
| 6.3 系统成像测试 | 第77-80页 |
| 6.4 本章小结 | 第80-81页 |
| 结论与展望 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 攻读硕士学位期间所取得的研究成果 | 第87-89页 |
| 致谢 | 第89页 |
