| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 本课题的研究背景及意义 | 第17-20页 |
| 1.2 本课题的研究现状 | 第20-21页 |
| 1.3 本论文的主要工作与结构安排 | 第21-23页 |
| 第二章 同步降压型DC/DC转换器的理论基础 | 第23-51页 |
| 2.1 同步降压型DC/DC转换器工作原理 | 第23-30页 |
| 2.1.1 同步降压型DC/DC转换器的动态过程分析 | 第23-24页 |
| 2.1.2 同步降压型DC/DC转换器的稳态过程分析 | 第24-30页 |
| 2.2 同步降压型DC/DC转换器的调制模式 | 第30-31页 |
| 2.2.1 脉冲宽度调制模式PWM | 第30-31页 |
| 2.2.2 脉冲频率调制模式PFM | 第31页 |
| 2.2.3 混合调制模式PWM/PFM | 第31页 |
| 2.3 同步降压型DC/DC转换器的控制环路 | 第31-34页 |
| 2.3.1 电压控制环路 | 第31-32页 |
| 2.3.2 电流控制环路 | 第32-33页 |
| 2.3.3 恒定导通时间控制环路 | 第33-34页 |
| 2.4 同步降压型DC/DC转换器的稳定性分析 | 第34-44页 |
| 2.4.1 电压控制环路的稳定性问题 | 第36-40页 |
| 2.4.2 电流控制环路的稳定性问题 | 第40-43页 |
| 2.4.3 恒定导通时间控制环路的稳定性问题 | 第43-44页 |
| 2.5 本论文所设计的DC/DC转换器 | 第44-49页 |
| 2.5.1 芯片整体概述 | 第44-45页 |
| 2.5.2 芯片整体构架 | 第45-47页 |
| 2.5.3 主要电气特性 | 第47-48页 |
| 2.5.4 外围元件选取 | 第48-49页 |
| 2.6 本章小结 | 第49-51页 |
| 第三章 芯片高效率的设计 | 第51-65页 |
| 3.1 影响效率的因素 | 第51-53页 |
| 3.2 提高效率的解决方案 | 第53-63页 |
| 3.2.1 功率管的设计与仿真 | 第53-55页 |
| 3.2.2 带隙基准源的设计与仿真 | 第55-60页 |
| 3.2.3 过零检测电路的设计与仿真 | 第60-63页 |
| 3.3 本章小结 | 第63-65页 |
| 第四章 芯片快速动态响应的设计 | 第65-73页 |
| 4.1 影响动态响应的因素 | 第65页 |
| 4.2 改善动态响应的解决方案 | 第65-71页 |
| 4.2.1 最小关断定时器的设计与仿真 | 第66-68页 |
| 4.2.2 比较器的设计与仿真 | 第68-71页 |
| 4.3 本章小结 | 第71-73页 |
| 第五章 芯片可编程特性的设计 | 第73-89页 |
| 5.1 I~2C总线接口协议的基本概念 | 第73-74页 |
| 5.2 I~2C总线接口协议的工作原理 | 第74-76页 |
| 5.2.1 I~2C的总线时序 | 第74-75页 |
| 5.2.2 I~2C的读写处理过程 | 第75-76页 |
| 5.3 寄存器功能描述 | 第76-78页 |
| 5.4 实现可编程特性的解决方案 | 第78-87页 |
| 5.4.1 数模转换器的设计与仿真 | 第79-81页 |
| 5.4.2 I~2C总线接口协议的设计与仿真 | 第81-87页 |
| 5.5 本章小结 | 第87-89页 |
| 第六章 芯片的整体测试与结果分析 | 第89-95页 |
| 6.1 静态电流 | 第89-90页 |
| 6.2 电源转换效率 | 第90-92页 |
| 6.3 动态响应 | 第92-93页 |
| 6.4 I~2C调压功能 | 第93-94页 |
| 6.5 本章小结 | 第94-95页 |
| 第七章 结论 | 第95-97页 |
| 参考文献 | 第97-99页 |
| 致谢 | 第99-101页 |
| 作者简介 | 第101-102页 |
| 1. 基本情况 | 第101页 |
| 2. 教育背景 | 第101页 |
| 3. 攻读硕士学位期间的研究成果 | 第101-102页 |
| 3.1 申请（授权）专利 | 第101-102页 |