基于FPGA和多DSP的轮对图像传输与处理系统的研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题研究背景与意义 | 第10页 |
| 1.2 国内外研究现状 | 第10-14页 |
| 1.2.1 轮对磨耗检测技术的现状 | 第10-12页 |
| 1.2.2 图像传输和处理技术的发展 | 第12-14页 |
| 1.2.3 多DSP技术的发展 | 第14页 |
| 1.3 论文的研究内容和安排 | 第14-16页 |
| 第二章 图像传输与处理系统的总体设计 | 第16-23页 |
| 2.1 系统的性能指标 | 第16页 |
| 2.2 系统的工作原理 | 第16-17页 |
| 2.3 以太网接口设计方案 | 第17-20页 |
| 2.3.1 TCP/IP协议栈介绍 | 第17-19页 |
| 2.3.2 以太网接口实现 | 第19-20页 |
| 2.4 DSP和FPGA芯片选型 | 第20-22页 |
| 2.4.1 DSP芯片介绍 | 第20-21页 |
| 2.4.2 FPGA芯片介绍 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第三章 图像传输与处理系统的硬件设计 | 第23-40页 |
| 3.1 系统的整体结构 | 第23-24页 |
| 3.2 W5300协议芯片 | 第24-29页 |
| 3.2.1 引脚介绍 | 第24-25页 |
| 3.2.2 寄存器说明 | 第25-27页 |
| 3.2.3 功能描述 | 第27-29页 |
| 3.3 以太网接口硬件电路 | 第29-30页 |
| 3.4 外部存储模块 | 第30-33页 |
| 3.4.1 SDRAM介绍 | 第30页 |
| 3.4.2 SDRAM的工作原理 | 第30-32页 |
| 3.4.3 SDRAM存储器接口电路 | 第32-33页 |
| 3.4.4 FLASH存储器接口电路 | 第33页 |
| 3.5 FPGA与DSP的接口电路设计 | 第33-35页 |
| 3.6 系统的PCB设计 | 第35-39页 |
| 3.6.1 电源电路设计 | 第36页 |
| 3.6.2 配置电路设计 | 第36-37页 |
| 3.6.3 功能模块的接口设计 | 第37-38页 |
| 3.6.4 PCB布局布线 | 第38-39页 |
| 3.7 本章小结 | 第39-40页 |
| 第四章 图像传输与处理系统的软件设计 | 第40-53页 |
| 4.1 以太网接口模块 | 第41-44页 |
| 4.1.1 读写时序的实现 | 第41-42页 |
| 4.1.2 软件流程设计 | 第42-44页 |
| 4.2 SDRAM控制模块 | 第44-48页 |
| 4.2.1 FIFO设计 | 第45-46页 |
| 4.2.2 SDRAM控制器 | 第46-48页 |
| 4.3 DSP外扩CPLD模块 | 第48-49页 |
| 4.4 FPGA与多DSP的交互接口模块 | 第49-51页 |
| 4.4.1 EMIF高速接口模块 | 第49-50页 |
| 4.4.2 多DSP并行数据传输机制 | 第50-51页 |
| 4.5 上位机软件设计 | 第51页 |
| 4.6 本章小结 | 第51-53页 |
| 第五章 系统功能测试 | 第53-61页 |
| 5.1 以太网传输模块调试 | 第53-54页 |
| 5.1.1 Ping功能测试 | 第53页 |
| 5.1.2 数据发送与接收测试 | 第53页 |
| 5.1.3 速度测试 | 第53-54页 |
| 5.2 图像处理模块调试 | 第54-58页 |
| 5.2.1 电源电路测试 | 第54-56页 |
| 5.2.2 FPGA及DSP初始化测试 | 第56页 |
| 5.2.3 SDRAM存储器的测试 | 第56-57页 |
| 5.2.4 EMIF数据交互接口调试 | 第57-58页 |
| 5.3 系统联合测试 | 第58-59页 |
| 5.4 本章小结 | 第59-61页 |
| 第六章 工作总结及展望 | 第61-63页 |
| 6.1 本文总结 | 第61页 |
| 6.2 存在的问题及研究展望 | 第61-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 附录 | 第66页 |
