基于FPGA片上系统的模拟器设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第13-19页 |
| 1.1 课题背景 | 第13-15页 |
| 1.1.1 计算机体系结构 | 第13页 |
| 1.1.2 FPGA的局限性 | 第13-14页 |
| 1.1.3 模拟器 | 第14-15页 |
| 1.2 系统简介 | 第15-16页 |
| 1.3 本文组织结构 | 第16页 |
| 1.4 本章小结 | 第16-19页 |
| 第2章 系统原理 | 第19-39页 |
| 2.1 指令集架构 | 第19-30页 |
| 2.1.1 寄存器 | 第19-20页 |
| 2.1.2 指令格式 | 第20-30页 |
| 2.2 协处理器 | 第30-35页 |
| 2.2.1 CP0寄存器 | 第30-32页 |
| 2.2.2 中断 | 第32-33页 |
| 2.2.3 内存管理单元架构解析 | 第33-35页 |
| 2.3 外设接口 | 第35页 |
| 2.4 模拟方案 | 第35-37页 |
| 2.4.1 语言选择 | 第35-36页 |
| 2.4.2 模拟策略 | 第36-37页 |
| 2.5 本章小结 | 第37-39页 |
| 第3章 CPU内核模拟 | 第39-51页 |
| 3.1 CPU整体架构 | 第39-40页 |
| 3.2 指令模拟 | 第40-41页 |
| 3.2.1 单条指令模拟 | 第40页 |
| 3.2.2 指令流程控制 | 第40-41页 |
| 3.3 CPO模拟 | 第41-45页 |
| 3.3.1 CPO寄存器 | 第41-42页 |
| 3.3.2 中断模拟 | 第42-44页 |
| 3.3.3 MMU模拟 | 第44-45页 |
| 3.4 CPU整体性能优化 | 第45-46页 |
| 3.4.1 TLB优化 | 第45-46页 |
| 3.4.2 权限以及有效性判断加速 | 第46页 |
| 3.5 Debug功能设计与实现 | 第46-49页 |
| 3.5.1 CPU状态 | 第46-47页 |
| 3.5.2 断点 | 第47-49页 |
| 3.6 本章小结 | 第49-51页 |
| 第4章 总线以及I/O模拟 | 第51-67页 |
| 4.1 总线以及I/O架构总览 | 第51-52页 |
| 4.2 内存模拟以及设备接口设计 | 第52-53页 |
| 4.3 外设模拟 | 第53-65页 |
| 4.3.1 键盘模拟 | 第53-54页 |
| 4.3.2 VGA模拟 | 第54-56页 |
| 4.3.3 板级IO模拟 | 第56-59页 |
| 4.3.4 SPI以及SD卡模拟 | 第59-65页 |
| 4.4 本章小结 | 第65-67页 |
| 第5章 UI设计及系统展示 | 第67-79页 |
| 5.1 UI设计总览 | 第67-69页 |
| 5.2 系统展示 | 第69-78页 |
| 5.2.1 主界面 | 第69-70页 |
| 5.2.2 基本功能 | 第70-72页 |
| 5.2.3 数据查看和修改 | 第72-73页 |
| 5.2.4 调试 | 第73-75页 |
| 5.2.5 样例示范 | 第75-78页 |
| 5.3 本章小结 | 第78-79页 |
| 第6章 总结和展望 | 第79-83页 |
| 6.1 总结目前工作 | 第79-80页 |
| 6.1.1 CPU | 第79页 |
| 6.1.2 外设 | 第79-80页 |
| 6.1.3 DEBUG | 第80页 |
| 6.1.4 整体运行情况 | 第80页 |
| 6.2 展望未来 | 第80-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85页 |
