| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 目录 | 第9-11页 |
| 1 引言 | 第11-15页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 国内外发展现状 | 第12-13页 |
| 1.3 本文主要研究内容 | 第13-15页 |
| 2 基于CORTEX-M3的嵌入式系统整体设计 | 第15-35页 |
| 2.1 嵌入式系统简介 | 第15-16页 |
| 2.2 基于CORTEX-M3的嵌入式系统架构 | 第16-33页 |
| 2.2.1 Cortex-M3处理器 | 第18-21页 |
| 2.2.2 AMBA总线 | 第21-27页 |
| 2.2.3 外部存储器 | 第27-30页 |
| 2.2.4 UART16550模块 | 第30-32页 |
| 2.2.5 JTAG调试接口 | 第32-33页 |
| 2.3 本章小结 | 第33-35页 |
| 3 基于CORTEX-M3处理器架构的检查点设计与实现 | 第35-51页 |
| 3.1 硬件检查点技术 | 第35-36页 |
| 3.2 内存检查点设计方案 | 第36-43页 |
| 3.2.1 内存检查点模块 | 第36-40页 |
| 3.2.2 外部存储器到RAM的程序代码拷贝模块 | 第40-43页 |
| 3.3 寄存器检查点设计方案 | 第43-49页 |
| 3.3.1 插入扫描链 | 第44-46页 |
| 3.3.2 寄存器检查点模块 | 第46-49页 |
| 3.4 本章小结 | 第49-51页 |
| 4 嵌入式系统在FPGA上测试和验证 | 第51-67页 |
| 4.1 实验开发工具与环境 | 第51-53页 |
| 4.1.1 ISE介绍 | 第51-52页 |
| 4.1.2 Modelsim介绍 | 第52页 |
| 4.1.3 Keil MDK介绍 | 第52-53页 |
| 4.1.4 Kintex-7 FPGA KC705概述 | 第53页 |
| 4.2 基于FPGA的检查点演示系统 | 第53-63页 |
| 4.2.1 外部中断 | 第55-58页 |
| 4.2.2 定时器systick | 第58-60页 |
| 4.2.3 读写外部存储器 | 第60-63页 |
| 4.3 内存检查点的实验效果对比 | 第63-66页 |
| 4.4 本章小结 | 第66-67页 |
| 5 逻辑综合 | 第67-81页 |
| 5.1 ASIC逻辑综合流程 | 第67-75页 |
| 5.2 网表级仿真 | 第75-77页 |
| 5.3 功率评估 | 第77-79页 |
| 5.4 本章小结 | 第79-81页 |
| 6 总结与展望 | 第81-83页 |
| 6.1 总结 | 第81页 |
| 6.2 展望 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 作者简历及攻读硕士/博士学位期间取得的研究成果 | 第87-91页 |
| 学位论文数据集 | 第91页 |