| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 目录 | 第7-9页 |
| 第1章 引言 | 第9-13页 |
| 1.1 论文选题背景及意义 | 第9-10页 |
| 1.2 自适应滤波理论简介 | 第10-12页 |
| 1.3 论文主要内容与章节安排 | 第12-13页 |
| 第2章 WCDMA 直放站数字预失真系统分析 | 第13-31页 |
| 2.1 功率放大器特点及建模 | 第13-16页 |
| 2.1.1 功率放大器的特性曲线 | 第13-14页 |
| 2.1.2 功率放大器对信号的畸变 | 第14页 |
| 2.1.3 功率放大器的建模 | 第14-16页 |
| 2.2 线性化技术的评价指标 | 第16-18页 |
| 2.3 数字预失真技术简介 | 第18-19页 |
| 2.3.1 常见预失真技术 | 第18-19页 |
| 2.3.2 数字预失真技术 | 第19页 |
| 2.4 基于 Volterra 级数的 DPD 算法分析 | 第19-30页 |
| 2.4.1 Volterra-DPD 的数学原理 | 第19-21页 |
| 2.4.2 有记忆多项式预失真算法 | 第21-24页 |
| 2.4.3 RLS 及 QR-RLS 算法性能分析 | 第24-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第3章 直放站 DPD 系统的仿真分析 | 第31-45页 |
| 3.1 仿真平台的构建 | 第31-35页 |
| 3.1.1 发射机模块 | 第31-33页 |
| 3.1.2 数字预失真和功放模块 | 第33-34页 |
| 3.1.3 发射信道模块和功率谱及信号星座图模块 | 第34页 |
| 3.1.4 仿真平台产生的信号源 | 第34-35页 |
| 3.2 浮点仿真 | 第35-39页 |
| 3.2.1 单载波仿真结果 | 第35-37页 |
| 3.2.2 双载波仿真结果 | 第37-38页 |
| 3.2.3 三载波仿真结果 | 第38-39页 |
| 3.2.4 浮点仿真结论 | 第39页 |
| 3.3 定点仿真 | 第39-44页 |
| 3.3.1 仿真原理 | 第40-41页 |
| 3.3.2 定点仿真平台及仿真策略 | 第41页 |
| 3.3.3 定点仿真结果 | 第41-44页 |
| 3.3.4 定点仿真结论 | 第44页 |
| 3.4 本章小结 | 第44-45页 |
| 第4章 DPD 自适应滤波器的 FPGA 实现 | 第45-67页 |
| 4.1 实现方法分析 | 第45-46页 |
| 4.1.1 DPD 算法在 Microblaze 上的实现 | 第45-46页 |
| 4.1.2 系数训练模块的逻辑实现 | 第46页 |
| 4.2 DPD 算法的逻辑实现 | 第46-48页 |
| 4.2.1 整体结构 | 第46页 |
| 4.2.2 DPD 系统的 FPGA 的顶层设计 | 第46-48页 |
| 4.3 DPD 系统的 FPGA 部分详细设计 | 第48-53页 |
| 4.3.1 时钟模块 | 第48-49页 |
| 4.3.2 AD6655 接口模块 | 第49-50页 |
| 4.3.3 插值滤波模块 | 第50-51页 |
| 4.3.4 AD80141 接口模块 | 第51-52页 |
| 4.3.5 AD9779 接口模块 | 第52-53页 |
| 4.4 DPD 滤波器设计 | 第53-58页 |
| 4.4.1 DPD 滤波器实现架构 | 第53-56页 |
| 4.4.2 LUT 模块的设计 | 第56-58页 |
| 4.5 DPD 系数训练模块的 FPGA 实现 | 第58-62页 |
| 4.5.1 系数训练模块的整体结构 | 第58页 |
| 4.5.2 DPD 系数训练单元的逻辑实现 | 第58-62页 |
| 4.6 FPGA 设计中的关键 IP 核的介绍与说明 | 第62-65页 |
| 4.6.1 复数乘法器 | 第62-63页 |
| 4.6.2 cordic 计算器 | 第63-64页 |
| 4.6.3 DDS 频率综合器 | 第64-65页 |
| 4.7 本章小结 | 第65-67页 |
| 第5章 验证 | 第67-71页 |
| 5.1 验证方法 | 第67页 |
| 5.2 验证平台的搭建及验证结果 | 第67-71页 |
| 5.2.1 验证平台的搭建 | 第67-68页 |
| 5.2.2 验证结果 | 第68-71页 |
| 结论 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 攻读学位期间取得学术成果 | 第77页 |
