| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 略缩语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景 | 第17-18页 |
| 1.2 V-by-One发展现状 | 第18-20页 |
| 1.3 工作内容及章节安排 | 第20-21页 |
| 第二章 LVDS及V-by-One技术 | 第21-35页 |
| 2.1 电视系统构成和液晶显示时序信号 | 第21-22页 |
| 2.1.1 平板电视系统构成 | 第21-22页 |
| 2.1.2 液晶显示时序信号 | 第22页 |
| 2.2 LVDS技术 | 第22-24页 |
| 2.2.1 LVDS接.概述 | 第22-23页 |
| 2.2.2 LVDS优势及限制 | 第23-24页 |
| 2.3 V-by-One技术 | 第24-31页 |
| 2.3.1 V-by-One概述 | 第24-25页 |
| 2.3.2 数据通道个数选择 | 第25-27页 |
| 2.3.3 V-by-One发送器功能划分 | 第27-29页 |
| 2.3.4 V-by-One工作流程 | 第29-30页 |
| 2.3.5 V-by-One测试模式 | 第30-31页 |
| 2.4 V-by-One与LVDS对比 | 第31-33页 |
| 2.5 本章小结 | 第33-35页 |
| 第三章V-by-One发送器电路设计 | 第35-61页 |
| 3.1 V-by-One发送器总体结构设计 | 第35-37页 |
| 3.2 CRG需求方案 | 第37-38页 |
| 3.2.1 发送器时钟需求 | 第37-38页 |
| 3.2.2 发送器复位需求 | 第38页 |
| 3.3 VBO_CTL模块 | 第38-40页 |
| 3.4 VBO_MAP模块 | 第40页 |
| 3.5 VBO_PACK模块 | 第40-47页 |
| 3.5.1 data子模块电路设计 | 第42-45页 |
| 3.5.2 align子模块电路设计 | 第45-46页 |
| 3.5.3 convert子模块电路设计 | 第46-47页 |
| 3.6 VBO_SCR模块 | 第47-51页 |
| 3.6.1 LFSR原理 | 第47-49页 |
| 3.6.2 VBO_SCR电路设计 | 第49-51页 |
| 3.7 VBO_8B10B模块 | 第51-59页 |
| 3.7.1 8B10B编码特性概述 | 第51-52页 |
| 3.7.2 8B10B编码设计原理 | 第52-53页 |
| 3.7.3 8B10B编码电路设计 | 第53-59页 |
| 3.8 SWAP模块 | 第59-60页 |
| 3.9 本章小结 | 第60-61页 |
| 第四章V-by-One发送器的验证和FPGA综合 | 第61-81页 |
| 4.1 V-by-One发送器的验证方法及验证平台介绍 | 第61-65页 |
| 4.1.1 验证方法介绍 | 第61-63页 |
| 4.1.2 V-by-One发送器验证平台 | 第63-65页 |
| 4.2 发送器功能验证 | 第65-78页 |
| 4.2.1 测试点分解 | 第65-66页 |
| 4.2.2 V-by-One状态机验证 | 第66-68页 |
| 4.2.3 VBO_MAP模块验证 | 第68-69页 |
| 4.2.4 VBO_PACK模块验证 | 第69-74页 |
| 4.2.5 VBO_SCR模块验证 | 第74页 |
| 4.2.6 VBO_8B10B模块验证 | 第74-76页 |
| 4.2.7 V-by-One发送器系统验证和代码覆盖率分析 | 第76-78页 |
| 4.3 发送器的FPGA综合和时序分析 | 第78-79页 |
| 4.4 本章小结 | 第79-81页 |
| 第五章 总结与展望 | 第81-83页 |
| 5.1 本文工作总结 | 第81-82页 |
| 5.2 不足与展望 | 第82-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87-89页 |
| 附录A-代码覆盖率分析报告 | 第89-92页 |