| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第9-10页 |
| 缩略语对照表 | 第10-13页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 去隔行的背景 | 第13-15页 |
| 1.1.1 隔行扫描的缺点 | 第13-14页 |
| 1.1.2 FPGA去隔行 | 第14-15页 |
| 1.2 去隔行技术的发展 | 第15页 |
| 1.3 本文内容安排 | 第15-17页 |
| 第二章 FPGA技术与开发平台介绍 | 第17-25页 |
| 2.1 FPGA技术介绍 | 第17-18页 |
| 2.1.1 FPGA的工作原理 | 第17页 |
| 2.1.2 FPGA的基本特点 | 第17-18页 |
| 2.1.3 主要的FPGA厂商 | 第18页 |
| 2.2 VHDL语言介绍 | 第18-19页 |
| 2.3 软件开发平台 | 第19-21页 |
| 2.3.1 Quartus II综述 | 第19-21页 |
| 2.3.2 Modelsim简介 | 第21页 |
| 2.4 基于Quartus II的FPGA设计流程 | 第21-23页 |
| 2.5 Cyclone III芯片 | 第23-24页 |
| 2.6 本章小结 | 第24-25页 |
| 第三章 去隔行算法研究 | 第25-39页 |
| 3.1 去隔行的表述 | 第25页 |
| 3.2 非运动补偿的去隔行 | 第25-31页 |
| 3.2.1 线性算法 | 第25-27页 |
| 3.2.2 非线性算法 | 第27-31页 |
| 3.3 基于运动补偿的去隔行算法 | 第31-36页 |
| 3.3.1 运动估计简介 | 第32-36页 |
| 3.3.2 运动补偿简介 | 第36页 |
| 3.4 本文所采用的去隔行算法 | 第36-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 算法的具体FPGA实现及结果 | 第39-57页 |
| 4.1 系统总体结构 | 第39-40页 |
| 4.2 FPGA各模块的原理及实现 | 第40-55页 |
| 4.2.1 BT.656解码模块 | 第40-42页 |
| 4.2.2 时钟管理模块及整体控制逻辑 | 第42-45页 |
| 4.2.3 DDR2数据底层支持模块 | 第45-52页 |
| 4.2.4 数据复制和缓存模块 | 第52页 |
| 4.2.5 运动检测及插值模块 | 第52-53页 |
| 4.2.6 选择结果输出 | 第53-54页 |
| 4.2.7 Camera Link时序模块 | 第54-55页 |
| 4.3 实现结果及分析 | 第55-56页 |
| 4.4 本章小节 | 第56-57页 |
| 第五章 总结与展望 | 第57-59页 |
| 5.1 论文总结 | 第57页 |
| 5.2 未来展望 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 致谢 | 第61-63页 |
| 作者简介 | 第63-64页 |