基于千兆以太网的FPGA双向数据传输系统设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略语对照表 | 第10-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 选题背景 | 第14-15页 |
| 1.2 研究工作 | 第15页 |
| 1.3 结构安排 | 第15-18页 |
| 第二章 千兆以太网底层实现方案 | 第18-38页 |
| 2.1 网络参考模型简介 | 第18-22页 |
| 2.1.1 OSI参考模型 | 第18-19页 |
| 2.1.2 TCP/IP参考模型 | 第19-21页 |
| 2.1.3 混合参考模型 | 第21-22页 |
| 2.2 物理层及PHY芯片 | 第22-26页 |
| 2.2.1 功能结构 | 第22-23页 |
| 2.2.2 对上接 | 第23-25页 |
| 2.2.3 芯片选列 | 第25-26页 |
| 2.3 MAC子层 | 第26-32页 |
| 2.3.1 功能说明 | 第27页 |
| 2.3.2 以太网帧格式 | 第27-28页 |
| 2.3.3 半双工冲突检测 | 第28-29页 |
| 2.3.4 全双工流量控制 | 第29-31页 |
| 2.3.5 Pause帧 | 第31-32页 |
| 2.4 以太网控制器IP核 | 第32-38页 |
| 2.4.1 IP核特点 | 第32页 |
| 2.4.2 IP核结构 | 第32-34页 |
| 2.4.3 IP核使用 | 第34-38页 |
| 第三章 UDP/IP协议栈实现 | 第38-52页 |
| 3.1 UDP/IP协议栈结构 | 第38-39页 |
| 3.2 IP协议内容 | 第39-42页 |
| 3.2.1 协议简介 | 第39-40页 |
| 3.2.2 数据包格式 | 第40-41页 |
| 3.2.3 校验和计算 | 第41-42页 |
| 3.3 IP发送和接收 | 第42-45页 |
| 3.3.1 IP发送模块 | 第42-43页 |
| 3.3.2 IP接收模块 | 第43-45页 |
| 3.4 UDP协议内容 | 第45-47页 |
| 3.4.1 协议简介 | 第45页 |
| 3.4.2 数据包格式 | 第45-47页 |
| 3.5 UDP发送和接收 | 第47-48页 |
| 3.5.1 UDP发送模块 | 第47页 |
| 3.5.2 UDP接收模块 | 第47-48页 |
| 3.6 ARP协议内容 | 第48-50页 |
| 3.6.1 协议简介 | 第48-49页 |
| 3.6.2 工作过程 | 第49页 |
| 3.6.3 数据包格式 | 第49-50页 |
| 3.7 ARP模块实现 | 第50-52页 |
| 第四章 应用层实现 | 第52-68页 |
| 4.1 应用层协议自定制 | 第52-57页 |
| 4.1.1 字段规划 | 第52-53页 |
| 4.1.2 丢包重传 | 第53-54页 |
| 4.1.3 长度选择 | 第54-55页 |
| 4.1.4 多应用控制 | 第55-57页 |
| 4.2 DDR2 SDRAM控制器IP核 | 第57-60页 |
| 4.3 视频播放 | 第60-63页 |
| 4.3.1 数据流向 | 第60-61页 |
| 4.3.2 应用意图 | 第61-62页 |
| 4.3.3 应用层流控制 | 第62-63页 |
| 4.3.4 效果演示 | 第63页 |
| 4.4 数据采集 | 第63-68页 |
| 4.4.1 数据流向 | 第63-64页 |
| 4.4.2 应用意图 | 第64-65页 |
| 4.4.3 上位机接收瓶颈 | 第65页 |
| 4.4.4 效果演示 | 第65-68页 |
| 第五章 系统总体架构 | 第68-76页 |
| 5.1 系统框图 | 第68-70页 |
| 5.1.1 FPGA与外围设备 | 第68页 |
| 5.1.2 FPGA内部结构 | 第68-70页 |
| 5.2 系统仿真及调试 | 第70-76页 |
| 5.2.1 FPGA仿真及调试过程 | 第70页 |
| 5.2.2 工具使用 | 第70-73页 |
| 5.2.3 调试步骤 | 第73-76页 |
| 结束语 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |
