ZW100 DSP内核设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 研究背景与意义 | 第8页 |
| 1.2 国内外研究现状与发展趋势 | 第8-11页 |
| 1.3 本文研究内容和指标要求 | 第11页 |
| 1.4 论文组织结构 | 第11-14页 |
| 第二章 ZW100DSP核体系架构 | 第14-28页 |
| 2.1 ZW100指令集概述 | 第14-19页 |
| 2.1.1 指令类型划分 | 第14-15页 |
| 2.1.2 指令语法 | 第15-16页 |
| 2.1.3 指令编码设计 | 第16-18页 |
| 2.1.4 指令时序 | 第18-19页 |
| 2.2 ZW100DSP核整体架构 | 第19-22页 |
| 2.2.1 ZW100DSP核结构框图 | 第19-20页 |
| 2.2.2 ZW100DSP核关键特征 | 第20-21页 |
| 2.2.3 寄存器结构 | 第21页 |
| 2.2.4 数据类型 | 第21-22页 |
| 2.2.5 数据格式 | 第22页 |
| 2.3 中断与陷阱 | 第22-25页 |
| 2.3.1 中断处理系统 | 第22-24页 |
| 2.3.2 陷阱处理系统 | 第24-25页 |
| 2.3.3 中断与陷阱响应优先级顺序 | 第25页 |
| 2.4 片上调试系统 | 第25-26页 |
| 2.5 设计方法与工具流程 | 第26-27页 |
| 2.5.1 设计方法 | 第26页 |
| 2.5.2 工具流程 | 第26-27页 |
| 2.6 本章小结 | 第27-28页 |
| 第三章 处理模块设计 | 第28-46页 |
| 3.1 处理模块功能 | 第28-29页 |
| 3.2 指令取指模块 | 第29页 |
| 3.3 数据存取模块 | 第29-35页 |
| 3.3.1 存取控制通路 | 第31-33页 |
| 3.3.2 存取数据通路 | 第33-35页 |
| 3.4 数据运算模块 | 第35-45页 |
| 3.4.1 指令译码单元 | 第36-37页 |
| 3.4.2 指令控制单元 | 第37页 |
| 3.4.3 数据前推逻辑 | 第37-39页 |
| 3.4.4 算术逻辑单元 | 第39-43页 |
| 3.4.5 乘加运算单元 | 第43-45页 |
| 3.5 本章小结 | 第45-46页 |
| 第四章 流水线控制模块设计 | 第46-58页 |
| 4.1 流水线技术 | 第46-48页 |
| 4.1.1 超标量技术 | 第46-47页 |
| 4.1.2 超长指令字技术 | 第47-48页 |
| 4.1.3 ZW100DSP流水线设计 | 第48页 |
| 4.2 流水线事件处理模块 | 第48-57页 |
| 4.2.1 模块功能 | 第48-49页 |
| 4.2.2 模块结构 | 第49-50页 |
| 4.2.3 主事件逻辑 | 第50-52页 |
| 4.2.4 外部中断 | 第52-53页 |
| 4.2.5 CPU暂停状态 | 第53页 |
| 4.2.6 外部休眠状态 | 第53页 |
| 4.2.7 循环流水线译码阶段事件逻辑 | 第53-54页 |
| 4.2.8 数据运算流水线译码阶段陷阱 | 第54-55页 |
| 4.2.9 数据存取流水线译码阶段事件逻辑 | 第55-56页 |
| 4.2.10 待处理事件逻辑和多周期状态计算逻辑 | 第56-57页 |
| 4.3 内核调试控制模块 | 第57页 |
| 4.3.1 模块功能 | 第57页 |
| 4.3.2 模块结构 | 第57页 |
| 4.4 本章小结 | 第57-58页 |
| 第五章 DSP核版图实现与功能验证 | 第58-68页 |
| 5.1 版图实现 | 第58-59页 |
| 5.2 定向验证 | 第59-60页 |
| 5.2.1 指令集验证 | 第59-60页 |
| 5.2.2 异常程序流验证 | 第60页 |
| 5.3 随机验证 | 第60-62页 |
| 5.4 应用程序验证 | 第62页 |
| 5.5 仿真验证及分析 | 第62-67页 |
| 5.6 本章小结 | 第67-68页 |
| 第六章 工作总结与展望 | 第68-69页 |
| 6.1 总结 | 第68页 |
| 6.2 展望 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71-72页 |
| 攻读硕士期间发表的论文 | 第72页 |
