| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题的研究背景及意义 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 课题的主要工作 | 第11-12页 |
| 1.4 论文的主体结构 | 第12-14页 |
| 第2章 流水线型模数转换器的理论基础 | 第14-28页 |
| 2.1 流水线型ADC的基本原理 | 第14-15页 |
| 2.2 流水线型ADC的非理想因素来源 | 第15-23页 |
| 2.2.1 噪声 | 第15-18页 |
| 2.2.2 电荷注入 | 第18页 |
| 2.2.3 开关非线性 | 第18-20页 |
| 2.2.4 运放失调 | 第20-21页 |
| 2.2.5 运放增益误差 | 第21-22页 |
| 2.2.6 运放有限建立时间 | 第22页 |
| 2.2.7 采样电容的失配 | 第22-23页 |
| 2.3 数字校准技术 | 第23-25页 |
| 本章小结 | 第25-28页 |
| 第3章 流水线型模数转换器的功耗分析及其系统级设计 | 第28-40页 |
| 3.1 功耗优化分析 | 第28-32页 |
| 3.1.1 影响功耗的因素 | 第28页 |
| 3.1.2 电容逐级递减技术 | 第28-29页 |
| 3.1.3 无采样保持电路技术 | 第29-30页 |
| 3.1.4 运放共享技术 | 第30-31页 |
| 3.1.5 多bit级技术 | 第31-32页 |
| 3.2 流水线型ADC系统级设计 | 第32-38页 |
| 3.2.1 采样电容的计算 | 第33-34页 |
| 3.2.2 运算放大器的增益计算 | 第34-35页 |
| 3.2.3 运算放大器的带宽计算 | 第35-37页 |
| 3.2.4 开关导通电阻的计算 | 第37-38页 |
| 本章小结 | 第38-40页 |
| 第4章 电路实现 | 第40-60页 |
| 4.1 采样保持电路的设计 | 第40-50页 |
| 4.1.1 采样保持电路 | 第40-42页 |
| 4.1.2 栅压自举开关设计 | 第42-43页 |
| 4.1.3 运算放大器设计 | 第43-49页 |
| 4.1.4 采样保持电路的仿真结果 | 第49-50页 |
| 4.2 1.5 BIT ADC子级设计 | 第50-54页 |
| 4.2.1 MDAC设计 | 第50-51页 |
| 4.2.2 Sub ADC设计 | 第51-52页 |
| 4.2.3 比较器 | 第52-53页 |
| 4.2.4 1.5bit子级电路仿真 | 第53-54页 |
| 4.3 两相不交叠时钟产生电路 | 第54-55页 |
| 4.4 数字校正电路 | 第55-56页 |
| 4.5 版图设计 | 第56-59页 |
| 本章小结 | 第59-60页 |
| 第5章 流水线型模数转换器的系统仿真 | 第60-64页 |
| 本章小结 | 第62-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-72页 |
| 攻读硕士学位期间发表的论文 | 第72-74页 |
| 致谢 | 第74页 |