基于FPGA的虚拟逻辑分析仪的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-15页 |
| ·课题的引入 | 第9页 |
| ·逻辑分析仪的介绍 | 第9-10页 |
| ·虚拟仪器的介绍 | 第10-11页 |
| ·USB介绍 | 第11-13页 |
| ·USB传输介绍 | 第11-12页 |
| ·USB设备功能介绍 | 第12-13页 |
| ·研究虚拟逻辑分析仪的必要性 | 第13页 |
| ·论文结构安排 | 第13-15页 |
| 2 FPGA技术 | 第15-19页 |
| ·FPGA的基本概述 | 第15页 |
| ·FPGA的设计流程 | 第15-16页 |
| ·Verilog HDL语言介绍 | 第16页 |
| ·Altera Cyclone Ⅱ系列芯片 | 第16-17页 |
| ·硬件开发环境 | 第17-19页 |
| 3 系统方案分析和论证 | 第19-23页 |
| ·系统整体方案比较 | 第19页 |
| ·应用程序开发平台的比较 | 第19-20页 |
| ·硬件设计方案的选择 | 第20页 |
| ·计算机接口方案的选择 | 第20-21页 |
| ·USB接口芯片的选择 | 第21页 |
| ·FPGA的硬件模块介绍 | 第21-22页 |
| ·技术指标 | 第22-23页 |
| 4 系统硬件设计 | 第23-38页 |
| ·系统的总体结构 | 第23-24页 |
| ·前端采集电路的设计 | 第24-25页 |
| ·探头电路的设计 | 第24-25页 |
| ·延迟网络 | 第25页 |
| ·时钟选择模块的设计 | 第25-26页 |
| ·系统工作时钟生成模块设计 | 第26-27页 |
| ·毛刺检测模块设计 | 第27-28页 |
| ·触发与存储控制模块设计 | 第28-29页 |
| ·触发模块设计 | 第29-33页 |
| ·触发方式 | 第29-31页 |
| ·触发识别模块的设计 | 第31-33页 |
| ·SRAM控制模块设计 | 第33-35页 |
| ·USB控制模块设计 | 第35-38页 |
| 5 系统软件设计 | 第38-56页 |
| ·USB芯片 | 第38-44页 |
| ·Slave FIFO传输 | 第38-41页 |
| ·同步Slave FIFO写 | 第41-43页 |
| ·同步Slave FIFO读 | 第43-44页 |
| ·应用程序设计 | 第44-48页 |
| ·LabVIEW运行机制及应用技巧 | 第45-46页 |
| ·界面设计 | 第46页 |
| ·动态链接库 | 第46-48页 |
| ·驱动程序设计 | 第48-49页 |
| ·USB设备驱动程序设计 | 第48页 |
| ·固件下载驱动程序 | 第48-49页 |
| ·固件程序设计 | 第49-54页 |
| ·固件编程的思想 | 第49页 |
| ·固件结构及组成 | 第49-53页 |
| ·系统描述符 | 第53-54页 |
| ·通信协议的制定 | 第54-56页 |
| 6 系统调试 | 第56-58页 |
| ·系统的调试工作 | 第56页 |
| ·调试中遇到的问题 | 第56页 |
| ·测试结果 | 第56-58页 |
| 结论 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 攻读学位期间的研究成果 | 第62页 |
