| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 IEEE-1394简介 | 第15页 |
| 1.2 光纤1394优势 | 第15-16页 |
| 1.2.1 同并行总线的比较 | 第15-16页 |
| 1.2.2 同USB串行总线的比较 | 第16页 |
| 1.2.3 同普通电缆1394的比较 | 第16页 |
| 1.3 IEEE-1394国内外现状 | 第16-17页 |
| 1.4 论文选题背景和意义 | 第17页 |
| 1.5 论文主要工作及内容安排 | 第17-19页 |
| 第二章 IEEE-1394协议概述 | 第19-25页 |
| 2.1 IEEE-1394协议结构 | 第19-21页 |
| 2.1.1 事务层 | 第20页 |
| 2.1.2 链路层 | 第20页 |
| 2.1.3 物理层 | 第20-21页 |
| 2.2 数据通信 | 第21-22页 |
| 2.3 基于AS5643协议的IEEE-1394总线的包格式 | 第22-23页 |
| 2.3.1 异步流包 | 第22页 |
| 2.3.2 STOF包 | 第22-23页 |
| 2.4 本章小结 | 第23-25页 |
| 第三章 光纤1394 FPGA的简介 | 第25-39页 |
| 3.1 光纤1394 FPGA功能概述 | 第25-27页 |
| 3.1.1 AS5643协议处理模块 | 第25页 |
| 3.1.2 PCIE主机接口与DMA模块 | 第25-27页 |
| 3.2 光纤1394 FPGA系统架构概述 | 第27-28页 |
| 3.3 光纤1394 FPGA逻辑结构概述 | 第28页 |
| 3.4 端口信号概述 | 第28-31页 |
| 3.4.1 时钟和复位及配置信号接口 | 第28-29页 |
| 3.4.2 PCIe主机接口 | 第29页 |
| 3.4.3 GPIO通用输入输出接口 | 第29页 |
| 3.4.4 1394事务层及链路层接口 | 第29-30页 |
| 3.4.5 1394 PHY接口 | 第30-31页 |
| 3.5 地址空间分配 | 第31-32页 |
| 3.5.1 PPC440处理器可访问的地址空间 | 第31页 |
| 3.5.2 PPC处理器可访问的DCR地址空间 | 第31-32页 |
| 3.6 硬件接口和时序 | 第32-38页 |
| 3.6.1 PCIE总线接口时序 | 第32-34页 |
| 3.6.2 链路层IP接口时序 | 第34-37页 |
| 3.6.3 UART接口时序 | 第37页 |
| 3.6.4 PLB总线接口时序 | 第37-38页 |
| 3.7 本章小结 | 第38-39页 |
| 第四章 光纤1394 FPGA开发与设计 | 第39-59页 |
| 4.1 AS5643协议处理模块的设计 | 第39-52页 |
| 4.1.1 寄存器调度模块 | 第40-45页 |
| 4.1.2 链路层芯片接口控制模块 | 第45-50页 |
| 4.1.3 DMA控制模块 | 第50页 |
| 4.1.4 发送/接收FIFO | 第50-52页 |
| 4.2 SFP光模块选型与论证 | 第52-53页 |
| 4.3 IEEE 1394B三端口电缆收发器 | 第53-54页 |
| 4.4 标准IP功能和外设接口模块 | 第54页 |
| 4.5 光纤1394SoPC开发流程 | 第54-58页 |
| 4.5.1 EDK的介绍 | 第54-55页 |
| 4.5.2 EDK设计的实现流程 | 第55-58页 |
| 4.6 本章小结 | 第58-59页 |
| 第五章 光纤1394 FPGA功能验证和测试 | 第59-75页 |
| 5.1 虚拟平台仿真验证 | 第59-73页 |
| 5.1.1 虚拟平台的搭建 | 第59-62页 |
| 5.1.2 验证工具 | 第62页 |
| 5.1.3 验证方案 | 第62-66页 |
| 5.1.4 典型验证用例及仿真波形 | 第66-71页 |
| 5.1.5 仿真的覆盖率 | 第71-73页 |
| 5.2 FPGA平台测试 | 第73-74页 |
| 5.2.1 概述 | 第74页 |
| 5.2.2 测试流程 | 第74页 |
| 5.3 本章小结 | 第74-75页 |
| 第六章 总结与展望 | 第75-77页 |
| 6.1 总结 | 第75页 |
| 6.2 不足与展望 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 致谢 | 第79-81页 |
| 作者简介 | 第81-82页 |