| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题背景及研究意义 | 第10-11页 |
| 1.2 雷达波形产生技术与现状 | 第11-12页 |
| 1.3 本文的工作与安排 | 第12-13页 |
| 1.4 本章小结 | 第13-14页 |
| 第二章 雷达信号基本理论 | 第14-28页 |
| 2.1 脉冲压缩与线性调频信号 | 第14-17页 |
| 2.2 雷达波形合成技术 | 第17-20页 |
| 2.2.1 DDS技术的工作原理 | 第17-19页 |
| 2.2.2 DDS技术的误差分析 | 第19-20页 |
| 2.3 信号采样以及采样率变换 | 第20-24页 |
| 2.4 数字滤波器 | 第24-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 双通道波形方案设计与验证 | 第28-42页 |
| 3.1 模块总体设计要求 | 第28页 |
| 3.2 中频波形产生模块设计 | 第28-31页 |
| 3.2.1 数字基带+模拟正交调制产生中频信号 | 第28-29页 |
| 3.2.2 数字基带+数字正交调制产生中频信号 | 第29-30页 |
| 3.2.3 直接中频采样产生中频信号 | 第30-31页 |
| 3.3 模块总体设计构建框图 | 第31-32页 |
| 3.4 模块器件选取 | 第32-35页 |
| 3.4.1 FPGA芯片选取 | 第32-33页 |
| 3.4.2 DAC芯片选取 | 第33-35页 |
| 3.5 主要模块设计 | 第35-37页 |
| 3.5.1 基于内插的多相滤波设计 | 第35-36页 |
| 3.5.2 正交调制的多路并行结构 | 第36-37页 |
| 3.6 方案仿真验证 | 第37-41页 |
| 3.7 本章小结 | 第41-42页 |
| 第四章 宽带双通道波形硬件设计与仿真验证 | 第42-70页 |
| 4.1 双通道FPGA内硬件模块设计与功能仿真验证 | 第42-54页 |
| 4.1.1 基带信号模块 | 第42-44页 |
| 4.1.2 多相滤波模块 | 第44-47页 |
| 4.1.3 NCO模块设计与实现 | 第47-50页 |
| 4.1.4 并串转换模块 | 第50-52页 |
| 4.1.5 各模块组合仿真验证 | 第52-54页 |
| 4.2 NIOS Ⅱ软核系统设计与实现 | 第54-58页 |
| 4.2.1 NIOS Ⅱ处理器结构 | 第54-57页 |
| 4.2.2 NIOS Ⅱ软核开发 | 第57-58页 |
| 4.3 双通道模块同步机制 | 第58-62页 |
| 4.3.1 FPGA内部同步问题 | 第59-60页 |
| 4.3.2 多片DAC芯片同步问题 | 第60-62页 |
| 4.4 双通道输出MODELSIM仿真验证与分析 | 第62-69页 |
| 4.4.1 延时与同步性验证结果 | 第63-65页 |
| 4.4.2 相同带宽，不同中心频率输出结果验证 | 第65-66页 |
| 4.4.3 不同带宽，相同中心频率输出结果验证 | 第66-67页 |
| 4.4.4 不同带宽，不同中心频率输出结果验证 | 第67-68页 |
| 4.4.5 不同信号形式验证 | 第68-69页 |
| 4.5 本章小结 | 第69-70页 |
| 第五章 总结与展望 | 第70-72页 |
| 5.1 全文总结 | 第70页 |
| 5.2 展望未来 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |