AIS信号中频采样与处理技术研究
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第8-13页 |
| 1.1 AIS的研究背景 | 第8-9页 |
| 1.2 AIS发展与现状 | 第9-11页 |
| 1.3 论文的章节结构划分 | 第11-13页 |
| 1.3.1 论文内容介绍 | 第11-12页 |
| 1.3.2 论文章节划分 | 第12-13页 |
| 2 AIS系统介绍 | 第13-23页 |
| 2.1 AIS信息报文格式 | 第13-16页 |
| 2.2 星载AIS信号特征 | 第16-17页 |
| 2.2.1 多普勒频移 | 第16页 |
| 2.2.2 AIS信号混叠 | 第16-17页 |
| 2.2.3 星载天线 | 第17页 |
| 2.3 AIS信号概述 | 第17-22页 |
| 2.3.1 基于AIS信号的NRZI编码 | 第17-18页 |
| 2.3.2 AIS信号调制方式 | 第18-21页 |
| 2.3.3 循环冗余检验(CRC) | 第21页 |
| 2.3.4 AIS信号发送方式及工作频段 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 3 AIS信号射频直接采样与信号处理 | 第23-37页 |
| 3.1 AIS接收机的框架设计 | 第23-26页 |
| 3.1.1 AIS接收机总体框架结构 | 第23-24页 |
| 3.1.2 基于单天线的AIS接收机系统设计 | 第24-25页 |
| 3.1.3 射频直接采样的信号频谱搬移 | 第25-26页 |
| 3.2 下变频的总体框图设计与考虑 | 第26-27页 |
| 3.3 AIS信号下变频与抽取滤波技术 | 第27-33页 |
| 3.3.1 AIS信号多级下变频技术 | 第27-28页 |
| 3.3.2 AIS信号多级抽取滤波技术 | 第28-33页 |
| 3.4 AIS信号帧头检测技术 | 第33-36页 |
| 3.5 本章小节 | 第36-37页 |
| 4 下变频与抽取滤波的FPGA实现 | 第37-55页 |
| 4.1 基于Artex7系列的FPGA实现架构 | 第37-39页 |
| 4.1.1 硬件总体总体框架 | 第37-38页 |
| 4.1.2 FPGA芯片介绍 | 第38-39页 |
| 4.2 FPGA下变频与抽取滤波的实现 | 第39-51页 |
| 4.2.1 多级下变频实现 | 第39-43页 |
| 4.2.2 多级抽取滤波实现 | 第43-46页 |
| 4.2.3 帧头检测实现 | 第46-51页 |
| 4.3 FPGA外围接口设备的实现 | 第51-52页 |
| 4.4 FPGA的资源消耗 | 第52-54页 |
| 4.5 本章小节 | 第54-55页 |
| 5 基于AIS系统的非相干解调技术 | 第55-71页 |
| 5.1 频偏估计算法与定时算法 | 第55-58页 |
| 5.1.1 测频算法与频偏抵消 | 第55-57页 |
| 5.1.2 定时算法 | 第57-58页 |
| 5.2 GMSK解调算法 | 第58-61页 |
| 5.2.1 1-bit差分解调 | 第58-59页 |
| 5.2.2 基于Viterbi算法的非相干解调 | 第59-61页 |
| 5.3 基于TMS320C6748的DSP介绍 | 第61-63页 |
| 5.3.1 DSP芯片介绍 | 第61-65页 |
| 5.3.2 DSP资源配置 | 第65-63页 |
| 5.4 基带信号解调的DSP实现 | 第63-70页 |
| 5.4.1 非相干解调的DSP实现 | 第63-66页 |
| 5.4.2 AIS信号的信息提取 | 第66-68页 |
| 5.4.3 UART串口的DSP实现 | 第68-70页 |
| 5.5 本章小结 | 第70-71页 |
| 6 硬件平台总体测试与验证 | 第71-78页 |
| 6.1 AIS接收机的模块指标及测试环境 | 第71-73页 |
| 6.2 灵敏度与动态范围测试 | 第73-75页 |
| 6.3 阻塞测试结论 | 第75-76页 |
| 6.4 信号碰撞测试 | 第76-78页 |
| 7 总结与展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 附录 | 第84页 |
