基于Zynq的实时视频拼接技术研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 视频拼接的难点 | 第14-15页 |
| 1.4 论文主要研究内容及结构 | 第15-17页 |
| 第2章 基于Zynq的视频拼接系统的总体结构 | 第17-28页 |
| 2.1 系统总体结构 | 第17-19页 |
| 2.2 开发平台 | 第19-27页 |
| 2.2.1 Zynq平台简介 | 第19-21页 |
| 2.2.2 ZedBoard开发板 | 第21-24页 |
| 2.2.3 HDMI接口 | 第24-26页 |
| 2.2.4 DDR存储器 | 第26-27页 |
| 2.3 本章小结 | 第27-28页 |
| 第3章 图像拼接算法及其关键技术研究 | 第28-51页 |
| 3.1 图像拼接流程概述 | 第28-29页 |
| 3.2 SIFT图像配准算法 | 第29-38页 |
| 3.2.1 SIFT算法流程 | 第29页 |
| 3.2.2 SIFT特征点提取 | 第29-37页 |
| 3.2.3 SIFT特征点匹配 | 第37-38页 |
| 3.3 SURF图像配准算法 | 第38-46页 |
| 3.3.1 SURF算法流程 | 第38-39页 |
| 3.3.2 SURF特征点提取 | 第39-45页 |
| 3.3.3 SURF特征点的匹配 | 第45-46页 |
| 3.4 相位相关图像配准法 | 第46-50页 |
| 3.4.1 相位相关算法流程 | 第46页 |
| 3.4.2 相位相关算法原理 | 第46-47页 |
| 3.4.3 实验结果与分析 | 第47-50页 |
| 3.5 本章小结 | 第50-51页 |
| 第4章 基于Vivado HLS的图像处理实现 | 第51-76页 |
| 4.1 Vivado HLS的简介 | 第51-55页 |
| 4.1.1 高层次综合概述 | 第51-52页 |
| 4.1.2 高层次综合工具的调度和绑定 | 第52-53页 |
| 4.1.3 Vivado HLS设计流程 | 第53-55页 |
| 4.2 Vivado HLS的设计优化 | 第55-65页 |
| 4.2.1 数据类型的优化 | 第56-58页 |
| 4.2.2 数据吞吐量的优化 | 第58-62页 |
| 4.2.3 硬件优化的C语言库 | 第62-65页 |
| 4.3 自定义IP核的设计 | 第65-75页 |
| 4.3.1 Harris角点检测 | 第65-71页 |
| 4.3.2 图像的傅里叶变换 | 第71-75页 |
| 4.4 本章小结 | 第75-76页 |
| 第5章 基于Zynq的实时视频拼接系统的实现 | 第76-90页 |
| 5.1 开发流程概述 | 第76-77页 |
| 5.2 硬件工程设计 | 第77-84页 |
| 5.2.1 硬件工程 | 第77-79页 |
| 5.2.2 AXI接口 | 第79-81页 |
| 5.2.3 VDMA配置 | 第81-83页 |
| 5.2.4 硬件加速模块IP核设计 | 第83-84页 |
| 5.3 软件设计 | 第84-89页 |
| 5.3.1 嵌入式Linux系统搭建 | 第84-85页 |
| 5.3.2 OpenCV和Qt的移植 | 第85-86页 |
| 5.3.3 IP核的驱动设计 | 第86-88页 |
| 5.3.4 软件工程的创建与移植 | 第88-89页 |
| 5.4 本章小结 | 第89-90页 |
| 第6章 系统调试与实验结果分析 | 第90-98页 |
| 6.1 系统平台搭建 | 第90页 |
| 6.2 性能测试与结果分析 | 第90-94页 |
| 6.2.1 硬件加速对比分析 | 第90-92页 |
| 6.2.2 系统测试及分析 | 第92-94页 |
| 6.3 器件资源利用率 | 第94-95页 |
| 6.4 遇到的主要问题及解决方法 | 第95-97页 |
| 6.5 本章小结 | 第97-98页 |
| 第7章 总结与展望 | 第98-100页 |
| 7.1 总结 | 第98-99页 |
| 7.2 展望 | 第99-100页 |
| 参考文献 | 第100-105页 |
| 致谢 | 第105-106页 |
| 作者简介 | 第106页 |
