IEEE1394串行总线物理链路层接口的设计与验证
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| ·课题研究的技术背景和现状 | 第16页 |
| ·国内外研究现状以及发展状况 | 第16-17页 |
| ·IEEE1394与其他总线的异同 | 第17-18页 |
| ·串行总线与并行总线的区别 | 第17页 |
| ·IEEE1394与USB的区别 | 第17-18页 |
| ·课题研究目的以及主要工作 | 第18页 |
| ·文章的结构安排 | 第18-19页 |
| ·本文的关键术语说明 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第二章 IEEE1394协议概述 | 第20-32页 |
| ·协议的拓扑结构 | 第20页 |
| ·背板环境 | 第20页 |
| ·线缆环境 | 第20页 |
| ·IEEE1394数据传输类型 | 第20-22页 |
| ·异步传输 | 第21页 |
| ·等时传输 | 第21-22页 |
| ·IEEE1394协议结构 | 第22-25页 |
| ·事务层 | 第23页 |
| ·链路层 | 第23-24页 |
| ·物理层 | 第24页 |
| ·总线管理 | 第24-25页 |
| ·物理层的结构 | 第25-30页 |
| ·仲裁 | 第26-27页 |
| ·PHY寄存器 | 第27页 |
| ·端口 | 第27-28页 |
| ·PHY-Link接 | 第28页 |
| ·PHY包产生与解码 | 第28-29页 |
| ·节点状态监控器 | 第29-30页 |
| ·Serdes | 第30页 |
| ·本章小结 | 第30-32页 |
| 第三章 PHY-Link接口的设计与功能 | 第32-60页 |
| ·PHY-Link接口信号描述 | 第32-33页 |
| ·PHY-Link接口的两种工作模式 | 第33-34页 |
| ·PHY向Link提供PCLK时钟的不同 | 第33页 |
| ·包传输速度控制的不同 | 第33页 |
| ·状态传输的不同 | 第33-34页 |
| ·包尾发送级联包方式的不同 | 第34页 |
| ·PHY-Link接口的内部模块设计 | 第34-44页 |
| ·接口驱动器 | 第35-36页 |
| ·接口 FIFO | 第36-38页 |
| ·Link接口控制器 | 第38-44页 |
| ·PHY-Link接口的功能 | 第44-59页 |
| ·PHY-Link接口的复位、禁止和初始化 | 第44-47页 |
| ·链路层控制芯片请求操作 | 第47-50页 |
| ·双向控制总线 | 第50-52页 |
| ·来自PHY的状态传输 | 第52-54页 |
| ·数据包的发送功能描述 | 第54-58页 |
| ·数据包的接收功能描述 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第四章 PHY-Link接口模块验证 | 第60-82页 |
| ·PHY-Link接口虚拟平台的IP级验证 | 第60-69页 |
| ·功能验证的必要性 | 第60页 |
| ·验证流程 | 第60-61页 |
| ·验证环境 | 第61页 |
| ·验证平台的搭建 | 第61-63页 |
| ·PHY-Link接口测试 | 第63-69页 |
| ·PHY-Link接口基于FPGA逻辑验证 | 第69-81页 |
| ·验证环境 | 第70页 |
| ·验证平台的搭建 | 第70-76页 |
| ·基于FPGA的接口基本功能测试 | 第76-81页 |
| ·本章小结 | 第81-82页 |
| 第五章 总结与展望 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 致谢 | 第86-88页 |
| 作者简介 | 第88-89页 |
| 1.基本情况 | 第88页 |
| 2.教育背景 | 第88-89页 |
