基于FPGA的视频无损压缩算法研究与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·研究背景和意义 | 第9-10页 |
| ·国内外研究现状 | 第10-13页 |
| ·视频压缩标准发展历史 | 第10-12页 |
| ·视频无损压缩研究现状 | 第12-13页 |
| ·本文主要研究内容 | 第13页 |
| ·本文的结构安排 | 第13-15页 |
| 第2章 基于平滑度的自适应视频无损压缩算法 | 第15-29页 |
| ·图像无损压缩算法介绍 | 第15-21页 |
| ·CALIC | 第15-17页 |
| ·JPEG-LS | 第17-18页 |
| ·JPEG2000 | 第18-21页 |
| ·图片无损压缩算法实验比较 | 第21-24页 |
| ·压缩时间比较 | 第22-23页 |
| ·压缩率比较 | 第23-24页 |
| ·基于平滑度的自适应视频无损压缩算法 | 第24-28页 |
| ·数据选择部分 | 第24-26页 |
| ·数据编码部分 | 第26-27页 |
| ·算法分析与实验结果比较 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 视频无损压缩系统硬件平台设计 | 第29-47页 |
| ·视频无损压缩系统需求分析及方案设计 | 第29-32页 |
| ·总体需求 | 第29页 |
| ·平台选择 | 第29-30页 |
| ·视频接口选择 | 第30页 |
| ·系统方案设计 | 第30-32页 |
| ·FPGA基本结构 | 第32-34页 |
| ·FPGA相关电路设计 | 第34-36页 |
| ·时钟及复位电路设计 | 第34页 |
| ·FPGA配置电路及JTAG电路设计 | 第34-36页 |
| ·HDMI电路设计 | 第36-38页 |
| ·HDMI介绍 | 第36-37页 |
| ·HDMI电路设计 | 第37-38页 |
| ·DDR2 SDRAM存储电路设计 | 第38-41页 |
| ·DDR2 SDRAM电路设计 | 第38-40页 |
| ·DDR2 SDRAM PCB信号完整性仿真 | 第40-41页 |
| ·SD卡电路设计 | 第41-43页 |
| ·系统电源电路设计 | 第43-45页 |
| ·硬件功能测试 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第4章 视频无损压缩算法在FPGA上的实现 | 第47-60页 |
| ·FPGA开发流程 | 第47-49页 |
| ·FPGA开发流程 | 第47-48页 |
| ·MicroBlaze软核 | 第48-49页 |
| ·XPS IP核开发 | 第49-52页 |
| ·DDR2 SDRAM控制器模块 | 第50-51页 |
| ·HDMI输入模块 | 第51-52页 |
| ·SD卡控制器模块 | 第52页 |
| ·SDK软件开发 | 第52-55页 |
| ·视频数据编码 | 第53-54页 |
| ·SD卡文件读写 | 第54-55页 |
| ·验证与设计分析 | 第55-59页 |
| ·验证方式与验证结果 | 第55-56页 |
| ·设计的功耗分析 | 第56-58页 |
| ·设计的资源使用分析 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第5章 总结与展望 | 第60-62页 |
| ·研究工作总结 | 第60页 |
| ·展望 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 致谢 | 第65-66页 |
| 攻读学位期间参加的科研项目和成果 | 第66页 |
