| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-11页 |
| 第一章 绪论 | 第11-17页 |
| ·课题背景及研究意义 | 第11-12页 |
| ·随机稀布阵列简介及 CLEAN 算法概述 | 第12-14页 |
| ·FPGA 技术在信号处理中的广泛应用 | 第14-15页 |
| ·论文的主要研究内容和章节安排 | 第15-17页 |
| 第二章 随机阵理论 | 第17-26页 |
| ·一维天线阵方向图 | 第17-19页 |
| ·相位误差对主瓣增益的影响 | 第19-21页 |
| ·稀疏天线阵的副瓣和动态范围 | 第21-24页 |
| ·随机阵近场特性 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 CLEAN 技术 | 第26-42页 |
| ·CLEAN 技术的发展 | 第26页 |
| ·算法描述 | 第26-28页 |
| ·图像域 CLEAN 算法 | 第28-36页 |
| ·图像域的 CLEAN 算法流程框图 | 第28-30页 |
| ·计算机模拟仿真 | 第30-34页 |
| ·门限 | 第34-36页 |
| ·E 域 CLEAN 算法 | 第36-40页 |
| ·域处理流程框图 | 第36-39页 |
| ·计算机模拟仿真 | 第39-40页 |
| ·两种算法对比及 FPGA 方案选择 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 CLEAN 算法重要基础模块 Cordic 和浮点运算器的设计 | 第42-64页 |
| ·CORDIC 算法简介及基本原理 | 第42-50页 |
| ·CORDIC 算法简介 | 第42页 |
| ·CORDIC 算法基本原理 | 第42-46页 |
| ·CORDIC 算法实现框图 | 第46-48页 |
| ·CORDIC 相位累加器设计 | 第48-50页 |
| ·浮点加法器 | 第50-55页 |
| ·单精度浮点数格式 | 第50-51页 |
| ·浮点加法器的 FPGA 设计实现 | 第51-53页 |
| ·模块实现仿真 | 第53-55页 |
| ·浮点乘法器的 FPGA 设计实现 | 第55-56页 |
| ·设计方法说明 | 第55-56页 |
| ·模块实现仿真 | 第56页 |
| ·浮点除法器的 FPGA 设计实现 | 第56-60页 |
| ·浮点除法器中定点除法器设计 | 第57-58页 |
| ·设计方法说明 | 第58-59页 |
| ·模块实现仿真 | 第59-60页 |
| ·浮点开方器的 FPGA 设计实现 | 第60-63页 |
| ·泰勒逼近求平方根理论分析 | 第60-61页 |
| ·设计方法说明 | 第61-62页 |
| ·模块实现仿真 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 系统构造与仿真验证 | 第64-83页 |
| ·FFT/IFFT 模块 | 第65-66页 |
| ·迭代控制和运算器 | 第66-69页 |
| ·峰值检测 | 第69-70页 |
| ·DBF（模拟 g_k ,u_k在阵元中的响应） | 第70-74页 |
| ·主瓣重组图像 | 第74-79页 |
| ·系统整体仿真验证 | 第79-82页 |
| ·本章小结 | 第82-83页 |
| 第六章 总结与展望 | 第83-85页 |
| ·全文工作总结 | 第83页 |
| ·后续工作与展望 | 第83-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-89页 |