高性能处理器存取关键技术的设计与优化
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-13页 |
| 第一章 绪论 | 第13-19页 |
| ·课题研究背景 | 第13-15页 |
| ·论文研究方案 | 第15-17页 |
| ·论文主要工作 | 第17-18页 |
| ·论文组织结构 | 第18-19页 |
| 第二章 高性能处理器及存取关键技术 | 第19-35页 |
| ·超标量处理器介绍 | 第19-22页 |
| ·标量处理器的局限 | 第19页 |
| ·超标量处理器的优势 | 第19-21页 |
| ·超标量处理器的结构 | 第21-22页 |
| ·存取关键技术 | 第22-27页 |
| ·存取指令的执行 | 第23-26页 |
| ·存取队列的主要功能 | 第26-27页 |
| ·存取队列优化技术 | 第27-31页 |
| ·预测技术 | 第27-28页 |
| ·优化队列结构 | 第28-30页 |
| ·重新执行和筛选技术 | 第30-31页 |
| ·阵列处理器介绍 | 第31-34页 |
| ·发展历史 | 第31-32页 |
| ·研究现状 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 存取队列的设计方案与硬件实现 | 第35-44页 |
| ·存取队列设计方案 | 第35-39页 |
| ·SVW | 第35-38页 |
| ·ESVW 设计方案 | 第38-39页 |
| ·ESVW 的硬件实现 | 第39-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 基于存取队列的阵列处理器设计 | 第44-63页 |
| ·DSP 阵列处理器设计方案 | 第44-56页 |
| ·总体结构 | 第44-45页 |
| ·主要模块与单元 | 第45-55页 |
| ·流水线耦合设计 | 第55-56页 |
| ·基于存取队列的 DSP 阵列处理器设计优化 | 第56-61页 |
| ·优化目标分析 | 第56-57页 |
| ·阵列处理器存取队列设计方案 | 第57-59页 |
| ·基于存取队列的阵列处理器结构优化与改进 | 第59-61页 |
| ·本章小结 | 第61-63页 |
| 第五章 实验仿真和性能评估 | 第63-79页 |
| ·ESVW 设计方案评估 | 第63-68页 |
| ·仿真工具和测试程序介绍 | 第63-64页 |
| ·设计评估过程 | 第64-66页 |
| ·仿真结果分析 | 第66-68页 |
| ·逻辑综合及结果分析 | 第68页 |
| ·阵列处理器的仿真和性能评估 | 第68-78页 |
| ·主控处理器的仿真验证 | 第68-72页 |
| ·浮点运算单元的仿真验证 | 第72-74页 |
| ·存取队列的性能评估 | 第74-77页 |
| ·逻辑综合及结果分析 | 第77-78页 |
| ·本章小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-81页 |
| ·工作总结 | 第79页 |
| ·工作展望 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-86页 |
| 攻读硕士学位期间已发表或录用的论文 | 第86页 |
