一种快速锁定的DPLL设计

摘要	第1-6页
ABSTRACT	第6-8页
目录	第8-10页
第一章 绪论	第10-14页
·研究背景及意义	第10-11页
·国内外研究现状	第11-13页
·论文研究工作及其内容安排	第13-14页
第二章 数字锁相环设计指标及系统架构	第14-19页
·数字锁相环（ DPLL ）结构	第14页
·设计指标与环境	第14-15页
·系统分析及环路参数设计	第15-19页
第三章 电路设计与仿真	第19-55页
·整体电路设计	第19-20页
·PFD 电路设计与仿真	第20-25页
·PFD 电路设计考虑的问题	第20-21页
·PFD 电路设计	第21-23页
·PFD 仿真结果	第23-25页
·CP 电路设计与仿真	第25-32页
·CP 电路设计考虑的问题	第25-28页
·CP 电路设计	第28-29页
·CP 仿真结果	第29-32页
·VCO 电路设计与仿真	第32-38页
·VCO 性能参数	第32-33页
·VCO 电路设计	第33-35页
·VCO 仿真结果	第35-38页
·Locking Detector 设计	第38-40页
·Locking Detector 电路设计	第38-40页
·Locking Detector 电路测试	第40页
·整体电路仿真	第40-55页
总结和展望	第55-56页
参考文献	第56-59页
致谢	第59-60页
附件	第60页