FPGA中BRAM的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题研究背景及来源 | 第8页 |
| ·嵌入式存储器的简介 | 第8-10页 |
| ·存储器的发展现状 | 第8-9页 |
| ·SRAM 的发展趋势 | 第9页 |
| ·SRAM 设计面临的挑战 | 第9-10页 |
| ·论文的技术要点及主要工作 | 第10-11页 |
| ·技术要点 | 第10页 |
| ·主要工作 | 第10-11页 |
| ·设计中主要使用工具 | 第11页 |
| ·论文章节组成 | 第11-12页 |
| 第二章 FPGA 的体系结构介绍 | 第12-18页 |
| ·FPGA 的可编程资源简介 | 第12-16页 |
| ·可编程逻辑模块 CLB | 第13-14页 |
| ·输入输出块 IOB | 第14-15页 |
| ·互连资源 | 第15-16页 |
| ·本章小结 | 第16-18页 |
| 第三章 BRAM 中静态存储单元的设计 | 第18-36页 |
| ·BRAM 的设计目标 | 第18-21页 |
| ·BRAM 的设计思想 | 第18-20页 |
| ·BRAM 结构设计 | 第20-21页 |
| ·SRAM 存储单元结构分析 | 第21-22页 |
| ·8T SRAM 存储单元噪声容限分析 | 第22-27页 |
| ·8T SRAM 静态噪声容限的推导分析 | 第23-25页 |
| ·存储单元静态噪声容限的仿真 | 第25-27页 |
| ·读写尺寸约束设计 | 第27-31页 |
| ·读操作对存储单元尺寸的约束 | 第27-29页 |
| ·写操作对存储单元尺寸的约束 | 第29-31页 |
| ·8T SRAM 单元尺寸调整与仿真 | 第31-34页 |
| ·SRAM 存储单元版图简介 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 BRAM 中灵敏放大器设计 | 第36-44页 |
| ·灵敏放大器概述 | 第36-37页 |
| ·灵敏放大器的作用 | 第36-37页 |
| ·灵敏放大器的设计 | 第37-42页 |
| ·改进后灵敏放大器的结构和仿真 | 第40-41页 |
| ·灵敏放大器和 cell 单元的匹配关系仿真 | 第41-42页 |
| ·本章小结 | 第42-44页 |
| 第五章 BRAM 中外围电路结构设计 | 第44-60页 |
| ·译码电路 | 第44-47页 |
| ·地址输入锁存电路 | 第44-45页 |
| ·行译码电路 | 第45页 |
| ·列译码电路 | 第45页 |
| ·位宽选择电路 | 第45-46页 |
| ·写数据通路 | 第46-47页 |
| ·读写控制逻辑设计 | 第47-54页 |
| ·写数据控制 | 第48页 |
| ·读数据控制 | 第48页 |
| ·小脉冲电路 | 第48-50页 |
| ·读写操作电路 | 第50-51页 |
| ·读写操作过程分析 | 第51-54页 |
| ·初始化/回读控制电路设计 | 第54-57页 |
| ·初始化/回读过程分析 | 第54-57页 |
| ·初始化/回读电路的 nanosim 功能仿真 | 第57页 |
| ·SRAM 阵列结构设计 | 第57-58页 |
| ·设计目标 | 第57-58页 |
| ·阵列结构设计 | 第58页 |
| ·本章小结 | 第58-60页 |
| 第六章 仿真验证 | 第60-70页 |
| ·BRAM 功能仿真验证 | 第60-66页 |
| ·初始化/回读仿真 | 第60页 |
| ·对三种模式进行仿真 | 第60-62页 |
| ·单口 BRAM 功能测试 | 第62-63页 |
| ·双口 BRAM 功能测试 | 第63-65页 |
| ·通过配置改变跳变沿进行仿真测试 | 第65页 |
| ·BRAM 的 ROM 功能测试 | 第65-66页 |
| ·对 BRAM 的主要时序通路进行仿真 | 第66-68页 |
| ·主要时序参数定义 | 第66页 |
| ·时序参数仿真结果 | 第66-68页 |
| ·本章小结 | 第68-70页 |
| 第七章 结论 | 第70-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 研究成果 | 第76-77页 |
