基于LUT的FPGA时序仿真的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·研究的意义 | 第9-10页 |
| ·论文内容及章节安排 | 第10-13页 |
| 第二章 FPGA及其支持软件概述 | 第13-25页 |
| ·FPGA概述 | 第13-21页 |
| ·FPGA基本结构 | 第13-14页 |
| ·基于LUT的FPGA芯片介绍 | 第14-17页 |
| ·基于LUT的FPGA基本模块 | 第17-21页 |
| ·FPGA支持软件概述 | 第21-23页 |
| ·FPGA支持软件设计方法简介 | 第21页 |
| ·FPGA支持软件设计方法流程 | 第21-23页 |
| ·仿真过程概述 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 布局布线后的时序分析 | 第25-41页 |
| ·FPGA各模块中的延时信息 | 第25-27页 |
| ·逻辑模块中延时信息 | 第26-27页 |
| ·I/O模块中延时信息 | 第27页 |
| ·互连资源中延时信息 | 第27页 |
| ·布局布线后的时序信息 | 第27-29页 |
| ·时序信息相关的数据结构 | 第29-32页 |
| ·时序图 | 第32-35页 |
| ·时序图的结构 | 第32-33页 |
| ·时序图的创建 | 第33-35页 |
| ·时序分析中的算法 | 第35-38页 |
| ·可达节点间的延时计算 | 第36-37页 |
| ·关键路径的时序分析 | 第37-38页 |
| ·实验结果 | 第38-39页 |
| ·本章小结 | 第39-41页 |
| 第四章 布局布线后的时序仿真 | 第41-61页 |
| ·功能仿真回顾 | 第41-45页 |
| ·功能仿真设计方案 | 第41-43页 |
| ·功能仿真相关文件格式介绍 | 第43-45页 |
| ·时序仿真总体设计 | 第45-49页 |
| ·时序仿真的具体实现 | 第49-59页 |
| ·时序仿真相关数据结构 | 第49-50页 |
| ·时序仿真文件解析 | 第50-57页 |
| ·时序仿真核心算法 | 第57-59页 |
| ·实验结果 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 总结与展望 | 第61-63页 |
| ·本文总结 | 第61页 |
| ·前景展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 作者在读期间研究成果 | 第69-71页 |
| 附录 A 论文中的相关文件 | 第71-74页 |
