基于SystemC的RTL级综合的研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景与现状 | 第7-8页 |
| ·研究内容与意义 | 第8-9页 |
| ·章节安排 | 第9-11页 |
| 第二章 SystemC系统设计语言 | 第11-19页 |
| ·系统设计语言 | 第11-12页 |
| ·SystemC的优势 | 第12-15页 |
| ·SystemC RTL | 第15-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 SystemC RTL级综合 | 第19-33页 |
| ·EDA软件完整综合流程 | 第19-21页 |
| ·RTL级综合概述 | 第21页 |
| ·解析工具LEX和YACC | 第21-26页 |
| ·逻辑交换格式BLIF | 第26-32页 |
| ·LOGIC_GATE | 第26-27页 |
| ·GENERIC_LATCH | 第27页 |
| ·LIBRARY_GATE | 第27-29页 |
| ·MODEL_REFERENCE | 第29页 |
| ·FSM_DESCERPTION | 第29-30页 |
| ·MULTI_VALUE | 第30-31页 |
| ·其他 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 组合模型的分析与研究 | 第33-53页 |
| ·基本结构和操作 | 第33-38页 |
| ·条件操作的分析 | 第38-39页 |
| ·复杂操作的优化 | 第39-52页 |
| ·加法快速进位策略 | 第40-44页 |
| ·乘法的并行策略 | 第44-50页 |
| ·除法优化策略 | 第50-51页 |
| ·性能对比 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 时序模型的分析与研究 | 第53-65页 |
| ·时序模型的识别 | 第53-55页 |
| ·锁存器的综合算法 | 第55-58页 |
| ·触发器的综合算法 | 第58-63页 |
| ·实验结果 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 总结和展望 | 第65-67页 |
| ·本文总结 | 第65页 |
| ·前景展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 作者在读期间的研究成果 | 第71-72页 |
