| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 引言 | 第6-12页 |
| ·应用背景 | 第6-8页 |
| ·时间交织ADC的发展 | 第8-9页 |
| ·本文的主要内容与组织结构 | 第9-12页 |
| 第二章 时间交织ADC的工作原理与模拟电路关键技术 | 第12-26页 |
| ·时间交织模数转换器的基本工作原理 | 第12-13页 |
| ·影响时间交织模数转换器的非理想因素 | 第13-20页 |
| ·失调失配对于时间交织ADC的影响 | 第13-15页 |
| ·增益失配对于时间交织ADC的影响 | 第15-17页 |
| ·采样时间失配对于时间交织ADC的影响 | 第17-20页 |
| ·应用于时间交织ADC的模拟电路关键技术 | 第20-26页 |
| ·减小失调失配与增益失配 | 第20-24页 |
| ·减小采样时间失配 | 第24-26页 |
| 第三章 双通道时间交织ADC的模拟电路设计 | 第26-51页 |
| ·双通道时间交织ADC的模拟模块布局设计 | 第26-29页 |
| ·双通道时间交织ADC的时钟网络 | 第29-32页 |
| ·低抖动时钟驱动器 | 第29-31页 |
| ·低偏移二分频器 | 第31-32页 |
| ·双通道时间交织ADC的直流电平供给网络 | 第32-42页 |
| ·带隙基准电压源 | 第32-39页 |
| ·电阻分压网络 | 第39-42页 |
| ·参考电压源产生与驱动电路 | 第42-48页 |
| ·差分参考电压源整体结构 | 第43-44页 |
| ·建立时间符合要求的输出缓冲器 | 第44-46页 |
| ·电路分析与仿真结果 | 第46-48页 |
| ·时间交织ADC的模拟电路部分整体仿真性能 | 第48-51页 |
| 第四章 14比特200兆采样/秒时间交织ADC的电路实现 | 第51-63页 |
| ·14-bit 100-MS/s的子ADC | 第51-57页 |
| ·前置宽带采样保持电路 | 第52-54页 |
| ·数字后台校准算法 | 第54-57页 |
| ·通道间失配的数字后台校准 | 第57-63页 |
| 第五章 14比特200兆采样/秒时间交织ADC的硬件实现 | 第63-69页 |
| ·对称性的要求 | 第63-66页 |
| ·对称的总体平面布局 | 第63-65页 |
| ·重要信号的走线匹配 | 第65-66页 |
| ·噪声问题分析 | 第66-68页 |
| ·芯片的实现 | 第68-69页 |
| 第六章 芯片测试 | 第69-79页 |
| ·模数转换器参数定义 | 第69-71页 |
| ·模数转换器的静态参数 | 第69-70页 |
| ·模数转换器的动态参数 | 第70-71页 |
| ·测试电路设计 | 第71-73页 |
| ·芯片测试结果与分析 | 第73-79页 |
| 第七章 总结与展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 附录一: 缩略词列表 | 第81-83页 |
| 附录二: 参考文献 | 第83-86页 |
