FPGA配置数据流的安全性研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题背景 | 第9-10页 |
| ·国内外发展现状 | 第10-13页 |
| ·国外研究现状 | 第10-12页 |
| ·国内研究现状 | 第12-13页 |
| ·本文的工作 | 第13-14页 |
| ·本文的组织 | 第14-15页 |
| 第2章 基于FPGA的动态重构及加密技术 | 第15-22页 |
| ·动态重构的理论研究 | 第15-17页 |
| ·动态重构技术 | 第15页 |
| ·基于模块的动态重构技术 | 第15-17页 |
| ·AES算法的理论研究 | 第17-18页 |
| ·算法的结构 | 第17-18页 |
| ·算法的工作模式 | 第18页 |
| ·设计平台研究 | 第18-21页 |
| ·结构分析 | 第18-19页 |
| ·配置过程分析 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 安全体系结构研究 | 第22-38页 |
| ·配置数据流的结构研究 | 第23-26页 |
| ·未加密的配置数据流结构 | 第23-24页 |
| ·加密的配置数据流结构 | 第24-26页 |
| ·单配置数据流的安全FPGA结构研究 | 第26-33页 |
| ·配置逻辑 | 第27-29页 |
| ·JTAG逻辑 | 第29页 |
| ·密钥存储器 | 第29-31页 |
| ·解密器 | 第31-33页 |
| ·多配置数据流的安全FPGA结构研究 | 第33-36页 |
| ·SRP | 第33-34页 |
| ·SSRP | 第34-36页 |
| ·本章小结 | 第36-38页 |
| 第4章 SSRP结构的设计与实现 | 第38-50页 |
| ·SRP结构的设计 | 第38-42页 |
| ·微处理器核和总线 | 第39-40页 |
| ·ICAP | 第40-41页 |
| ·其他外围部件 | 第41-42页 |
| ·安全配置的实现 | 第42-49页 |
| ·加密判断电路的实现 | 第42-43页 |
| ·解密电路的实现 | 第43-49页 |
| ·本章小结 | 第49-50页 |
| 第5章 仿真综合及实验结果 | 第50-64页 |
| ·加密判断电路的仿真 | 第50-53页 |
| ·仿真及综合 | 第50-52页 |
| ·实验结果及其分析 | 第52-53页 |
| ·解密电路的仿真 | 第53-58页 |
| ·仿真及综合 | 第53-56页 |
| ·实验结果及其分析 | 第56-58页 |
| ·SSRP结构的验证 | 第58-62页 |
| ·仿真及综合 | 第58-61页 |
| ·实验结果及其分析 | 第61-62页 |
| ·本章小结 | 第62-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第70-71页 |
| 致谢 | 第71-72页 |
| 附录 | 第72页 |
