| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-17页 |
| ·LTE及其信道编码标准简介 | 第9-10页 |
| ·多内核DSP在LTE中的应用及其验证技术简介 | 第10-13页 |
| ·国内外研究现状 | 第13-15页 |
| ·本文的主要工作 | 第15-16页 |
| ·本论文安排 | 第16-17页 |
| 第二章 多内核验证平台开发工具与系统架构 | 第17-25页 |
| ·验证平台设计开发工具简介 | 第17-19页 |
| ·基于多内核的FPGA验证流程 | 第19-21页 |
| ·多内核FPGA验证平台架构 | 第21-23页 |
| ·小结 | 第23-25页 |
| 第三章 多内核FPGA验证平台设计 | 第25-45页 |
| ·系统总体设计 | 第25-26页 |
| ·电源系统设计 | 第26-29页 |
| ·互连系统和I/O系统设计 | 第29-33页 |
| ·互连系统设计思想及实现方案 | 第29-32页 |
| ·I/O系统设计 | 第32-33页 |
| ·外设系统设计 | 第33-35页 |
| ·存储模块设计 | 第33页 |
| ·配置电路设计 | 第33-35页 |
| ·嵌入式控制系统设计 | 第35-38页 |
| ·NiosII控制系统 | 第35-37页 |
| ·ARM9 控制系统 | 第37-38页 |
| ·验证平台PCB设计 | 第38-40页 |
| ·多内核验证平台实物和性能参数 | 第40-41页 |
| ·调试与分析 | 第41-43页 |
| ·小结 | 第43-45页 |
| 第四章 基于LTE的Turbo编解码定点和浮点仿真 | 第45-59页 |
| ·Turbo码及其译码算法简介 | 第45-51页 |
| ·基于LTE的Turbo编码器 | 第51-52页 |
| ·基于LTE的Turbo编解码浮点仿真 | 第52-53页 |
| ·定点化处理及定点仿真 | 第53-55页 |
| ·修正的Max-Log-Map算法仿真 | 第55-57页 |
| ·小结 | 第57-59页 |
| 第五章 多内核DSP在验证平台上的Turbo实现方案 | 第59-65页 |
| ·Easecore单核简介 | 第59-61页 |
| ·Easecore单核在多内核验证平台上的综合结果 | 第61页 |
| ·Turbo译码算法运算量和存储量分析 | 第61-63页 |
| ·Turbo编解码在多内核验证平台上的实现方案 | 第63-64页 |
| ·小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 作者在读期间研究成果 | 第72-73页 |
